-
公开(公告)号：FR3036555A1
公开(公告)日：2016-11-25
申请号：FR1554607
申请日：2015-05-22
Applicant: STMICROELECTRONICS (ALPS) SAS
Inventor： MICHAL VRATISLAV , COTTIN DENIS
IPC: H02M3/07
Abstract: Dispositif de pompe de charge comprenant deux entrées principales (E1A, E1B) destinées à recevoir deux signaux de pilotage complémentaires (INΦA, INΦB), une entrée continue (E1C) destinée à recevoir un signal continu (Vin) et au moins un étage de pompe de charge (CPST1) contenant un pont redresseur à double alternance connecté auxdites deux entrées principales pour délivrer un signal de sortie continu et comprenant des interrupteurs actifs (TN1, TN2, TP1, TP2) pouvant être commandés par des signaux de commande présents sur deux nœuds de commande (CND1, CND2) de ladite au moins une pompe de charge. Ledit au moins un étage de pompe de charge (CPSTi) comprend en outre des première et deuxième entrées auxiliaires (E1 0A, E10B) pour recevoir respectivement des premier et deuxième signaux auxiliaires complémentaires (INΦA-AUX, INΦB-AUX) respectivement synchronisés avec lesdits deux signaux de pilotage complémentaires (INΦA, INΦB) et ayant des fronts plus rapides que ceux desdits signaux de pilotage (INΦA, INΦB), et deux filtres à résistance et capacité (CAUX1A, R1A ; CAUX1B, R1B) connectés respectivement entre lesdites première et deuxième entrées auxiliaires (E10A, E10B) et ledit redresseur à double alternance et comprenant respectivement lesdits deux nœuds de commande (CND1, CND2).
-
公开(公告)号：FR3032309A1
公开(公告)日：2016-08-05
申请号：FR1550794
申请日：2015-02-02
Applicant: STMICROELECTRONICS (ALPS) SAS
Inventor： PONS ALEXANDRE
Abstract: L'invention concerne un circuit de régulation de tension comprenant : un premier transistor (HPM) connecté entre une entrée (In) de tension à réguler (Vin) et une sortie (Out) de tension régulée (Vout), une première boucle de régulation commandant le premier transistor en fonction d'un écart entre une tension de référence (Vrf) et une première tension de contre réaction (Vfh) dérivée de la tension régulée, un second transistor (LPM) connecté en série entre le premier transistor (HPM) et la sortie (Out), une seconde boucle de régulation commandant le second transistor en fonction d'un écart entre la tension de référence et une seconde tension de contre réaction (Vfl) dérivée de la tension régulée, la seconde boucle de régulation étant active dans des modes de régulation à faible et forte puissance, et un circuit de commutation (I1, I2) pour forcer le premier transistor (HPM) dans un état passant en mode de régulation à faible puissance.
-
公开(公告)号：FR3134232B1
公开(公告)日：2024-10-04
申请号：FR2203116
申请日：2022-04-05
Inventor： PTAK OLIVIER , HAJJI OUAFA , KIMMICH GEORG
Abstract: Dispositif électronique La présente description concerne un dispositif électronique (100, 200) comprenant : une puce électronique (102) montée sur une première région (109) d’un substrat (107) du dispositif électronique ; une première couche (105, 142, 205) d’un premier matériau d’enrobage recouvrant au moins une face de la puce électronique (102) orientée à l’opposé du substrat (107) ; et un élément de rayonnement (106) d’une antenne du dispositif électronique séparé du substrat (107) par au moins une partie de la première couche d’enrobage (105, 142, 205) et étant décalé par rapport à la première région (109) du substrat (107) pour que l’élément de rayonnement (106) ne recouvre pas la puce électronique (102), l’élément de rayonnement (106) étant enterré dans la première couche d’enrobage (105, 142, 205) ou étant agencé dans la première couche d’enrobage (105, 142, 205) et recouvert au moins en partie par un matériau de protection (210). Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3092706A1
公开(公告)日：2020-08-14
申请号：FR1901411
申请日：2019-02-12
Inventor： CAMIOLO JEAN , PONS ALEXANDRE
IPC: H02J7/00
Abstract: Dispositif de fourniture d'une puissance d'alimentation La présente description concerne un dispositif (10) comprenant : une première borne (19) destinée à recevoir une première tension continue (Vsc) ; un interrupteur (SW) reliant sélectivement la première borne (19) à une deuxième borne de sortie (Vbus) du dispositif ; un circuit de commande (14) de l'interrupteur comprenant une troisième borne (M-VDD) destinée à recevoir une deuxième tension continue (Vdd) ; et un régulateur (16) linéaire de tension à faible chute, LDO, connecté entre les première et troisième bornes, le régulateur étant configuré pour fournir la deuxième tension à partir de la première tension. Figure pour l'abrégé : Fig. 2
-
公开(公告)号：FR3053485A1
公开(公告)日：2018-01-05
申请号：FR1656052
申请日：2016-06-29
Applicant: STMICROELECTRONICS (ALPS) SAS
Inventor： JOURNET FABIEN
Abstract: L'invention concerne un pipeline de traitement de données comprenant : des premier et deuxième étages de pipeline (302, 304) recevant respectivement des premier et deuxième signaux d'horloge (CLK0, CLK1) et agencés pour réaliser des première et deuxième opérations déclenchées respectivement par des premiers fronts de synchronisation du premier signal d'horloge (CLK0) et des deuxièmes fronts de synchronisation du deuxième signal d'horloge (CLK1) ; et un contrôleur d'horloge agencé pour générer les premier et deuxième signaux d'horloge (CLK0, CLK1), et étant capable de fonctionner : dans un premier mode dans lequel, pendant un premier cycle de traitement de données du pipeline de traitement de données, un premier des premiers fronts de synchronisation est en phase avec un premier des deuxièmes fronts de synchronisation ; et dans un deuxième mode dans lequel, pendant un deuxième cycle de traitement de données du pipeline de traitement de données, un deuxième des premiers fronts de synchronisation est déphasé par rapport à un deuxième des deuxièmes fronts de synchronisation.
-
Patent Agency Ranking
公开(公告)号：FR3047348A1
公开(公告)日：2017-08-04
申请号：FR1650856
申请日：2016-02-03
Applicant: STMICROELECTRONICS (ALPS) SAS
Inventor： BROUTIN MICKAEL , LELIEVRE BENOIT , ANQUET NICOLAS
IPC: G11C29/12 , G01R31/3187
Abstract: L'invention concerne un procédé comprenant, en réponse à l'activation d'au moins un signal de commande (BIST CMD) requérant qu'un circuit de test (204) d'une matrice mémoire (202) déclenche un mode de test de la mémoire permettant la lecture d'au moins une partie de la matrice mémoire, le lancement par un circuit de commande de test (208) d'une séquence de sur-écriture pour sur-écrire les données stockées dans la matrice mémoire (202) ; et l'activation, grâce au circuit de commande de test (208), du mode de test de la mémoire une fois que la séquence de sur-écriture est achevée.
-
公开(公告)号：FR3040535A1
公开(公告)日：2017-03-03
申请号：FR1557999
申请日：2015-08-28
Inventor： AUCHERE DAVID , MARECHAL LAURENT , IMBS YVON , SCHWARZ LAURENT
IPC: H01L23/52
Abstract: Dispositif électronique et procédé de fabrication d'un tel dispositif électronique, comprenant : une plaque de support (2) présentant une face de montage (5) et incluant un réseau de connexion électrique (3), au moins une puce de circuits intégrés (4), montée sur ladite face de montage de la plaque de support et reliée audit réseau de connexion électrique, un bloc d'encapsulation (6) dans lequel la puce est noyée, ce bloc d'encapsulation s'étendant au-dessus de la puce et autour de cette dernière sur ladite face de montage de la plaque de support, et au moins un élément additionnel (7) en une matière conductrice de l'électricité, au moins en partie noyé dans ledit bloc d'encapsulation (6), cet élément additionnel conducteur présentant au moins une portion principale (8) s'étendant parallèlement à ladite plaque de support et présentant au moins une portion secondaire (9) reliée électriquement à ladite puce.
-
公开(公告)号：FR3039905A1
公开(公告)日：2017-02-10
申请号：FR1557600
申请日：2015-08-07
Applicant: STMICROELECTRONICS (ALPS) SAS
Inventor： LENZ KUNO
IPC: G05F1/10
Abstract: L'invention concerne une source de tension dans laquelle au moins un premier interrupteur (NM1) couple un premier noeud (9) de la source de tension à un noeud (15) d'application d'au moins un potentiel d'une tension d'alimentation, et au moins un premier élément capacitif (C1) couple le premier noeud ou un deuxième noeud (11) de la source de tension à un noeud de commande (G1) du premier interrupteur.
-
公开(公告)号：FR3032576A1
公开(公告)日：2016-08-12
申请号：FR1550912
申请日：2015-02-05
Inventor： SAADE JULIEN , GOULAHSEN ABDELAZIZ
IPC: H04L47/431 , H03M13/00
Abstract: L'invention est relative à un procédé d'émission de données en série, comprenant les étapes consistant à calculer la disparité courante (RD) d'un flot de bits en cours d'émission ; lorsque la disparité courante atteint un seuil (T), calculer une disparité ponctuelle sur une trame subséquente (S) du flot ; si la disparité ponctuelle est de même signe que le seuil, inverser les états des bits de la trame dans le flot de bits émis ; et insérer dans le flot de bits émis un bit de polarité ayant un état signalant l'inversion.
-
公开(公告)号：FR3030983A1
公开(公告)日：2016-06-24
申请号：FR1462870
申请日：2014-12-19
Applicant: STMICROELECTRONICS (ALPS) SAS
Inventor： FRAISSE CHRISTIAN , NAGARI ANGELO
IPC: H04R3/00
Abstract: L'invention concerne un circuit comprenant : un amplificateur audio (314) adapté à amplifier un signal d'entrée (SAUDIO) pour générer un signal de sortie (SOUT+, SOUT-) approprié pour piloter un haut-parleur (316) ; un premier circuit (318) adapté à générer un premier signal analogique (SI) sur la base d'un niveau de courant absorbé par le haut-parleur (316) ; un deuxième circuit (320) adapté à générer un deuxième signal analogique (Sy) sur la base d'une tension fournie aux bornes du haut-parleur (316) ; un troisième circuit (322, 312) adapté à : générer un troisième signal analogique (RESIDUE) sur la base de la différence entre les premier et deuxième signaux analogiques ; et modifier le signal d'entrée (SAUDIO) sur la base du troisième signal analogique.
-
-
-
-
-
-
-
-
-
Search Results
377
records
(took 0.021 seconds)
