프레임 정렬 기능을 구비한 다파장 PON 방식의 송수신 장치 및 이를 이용한 프레임 정렬 방법

    公开(公告)号:KR102220804B1

    公开(公告)日:2021-03-02

    申请号:KR1020200101292

    申请日:2020-08-12

    Abstract: 본발명은경제적인방식으로안정적인다파장광통신용송수신장치를제공하되다파장을통해데이터를분할하여전송할경우발생되는불규칙한프레임수신순서를자동적으로정렬하여제공하는프레임정렬기능을구비한다파장 PON 방식의송수신장치및 이를이용한프레임정렬방법에관한것으로, 튜너블소자대신고정된동작파장을가지는복수의송신부와수신부및 그에대응되는복수의 MAC 처리부로송수신장치를구성하되, 다파장을이용하여데이터를분할송수신할경우발생되는프레임재정렬문제를해소하여프레임수신순서에무관하게정확한프레임생성순서별로수신데이터를출력하도록함으로써광통신용송수신장치의출력프레임을추후재정렬하기위한지연을줄일수 있어프레임동기화가중요한고속통신에있어서비스품질을높일수 있는효과가있다.

    PoE를 이용한 링 네트워크 장치, 시스템 및 네트워크 장애 복구 방법
    15.
    发明授权
    PoE를 이용한 링 네트워크 장치, 시스템 및 네트워크 장애 복구 방법 有权
    PoE环网设备和系统采用PoE和网络恢复方法

    公开(公告)号:KR101825030B1

    公开(公告)日:2018-02-05

    申请号:KR1020170084951

    申请日:2017-07-04

    CPC classification number: H04L12/10 H04L12/437 H04L41/0654

    Abstract: 본발명은전원이요구되는부가장치를포함하는노드를링 네트워크로구성하고 PoE(Power over Ethernet) 기술을적용하여전원에대한배선부담도줄일수 있도록하면서도전원전달방향성을가지는 PoE 링네트워크의장애시에도효과적으로대응할수 있도록한 PoE를이용한링 네트워크장치, 시스템및 네트워크장애복구방법에관한것으로, 마스터노드에복수의슬레이브노드들을링 네트워크방식으로연결하되, PoE 기술을이용하여노드간을연결하는이더넷케이블로데이터와전원을동시에제공하도록하며, 전원처리구성을장애에따라가변함으로써선로나배선구성을단순화하여구축비용을절감하면서도신뢰성을높일수 있는효과가있다.

    Abstract translation: 在本发明中,包括需要供电的附加设备的节点被配置为环形网络,并且应用PoE(以太网供电)技术来减少电源的配线负担, 本发明涉及使用能够通过环形网络有效地响应连接到主节点的多个从节点的PoE的环网装置,系统和网络故障恢复方法, 并且电源处理配置根据故障而改变,从而简化了线路或配线配置,从而降低了建设成本并增加了可靠性。

    명령어 병렬처리를 위한 디지털 신호처리기 및 그처리방법
    16.
    发明授权
    명령어 병렬처리를 위한 디지털 신호처리기 및 그처리방법 失效
    一种用于并行处理指令的数字信号处理器及其处理方法

    公开(公告)号:KR100516214B1

    公开(公告)日:2005-09-23

    申请号:KR1020030015336

    申请日:2003-03-12

    Abstract: 본 발명은 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법에 관한 것으로, 특히 슈퍼스칼라(Superscalar) 구조와 VLIW(Very Long Instruction Word) 구조의 장점을 수용한 고성능 신호처리 시스템에 적용 가능한 디지털 신호처리기(Digital Signal Processor, 이하 DSP)에 관한 것이다.
    본 발명의 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법은 동시에 수행 가능한 다음 명령어들의 수(M)를 계산하는 제1단계, 제1단계에서 계산한 M중에서 최대값 하나를 선택하는 제2단계, 제2단계에서 선택한 값에 대응하는 명령어들을 그룹으로 만드는 제3단계, 모든 명령어들이 그룹으로 만들어졌다면 제5단계를 수행하고, 그렇지 않으면 제1단계를 수행하는 제4단계, 각각의 그룹에 있는 명령어 들을 해당 명령어를 수행할 연산 블록에 따라 재배치하고, 태그(Tag)값을 할당하는 제5단계로 하는 처리로 알고리즘이 수행됨에 기술적 특징이 있다.
    따라서, 본 발명의 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법은 슈퍼스칼라 구조와 VLIW 구조의 장점을 수용한 고성능 신호처리 시스템에 적용이 가능한 DSP 구조를 제공하는데, 간단한 플래그(Flag)를 이용하여 무연산(No OPeration) 명령을 DSP가 생성하도록 함으로써 프로그램 사이즈를 줄이고, 병렬로 처리할 수 있는 명령어들을 소프트웨어(컴파일러, 어셈블러)가 구성하도록 함으로써 DSP 구조를 간단하게 할 수 있는 장점이 있다.

    시간 동기 기능을 구비한 SFP 장치 및 이를 적용한 네트워크 시스템의 시간 동기 방법

    公开(公告)号:KR101742627B1

    公开(公告)日:2017-06-15

    申请号:KR1020170017608

    申请日:2017-02-08

    CPC classification number: H04L7/04 H04L7/0095 H04L29/10

    Abstract: 본발명은다양한통신방식으로말단장치(End Device)와연결되는 SFP 장치를통해말단장치의정밀시간프로토콜지원에관계없이정밀한시간정보를간단한방식으로제공하도록함으로써시간동기가필요한네트워크시스템을간편하게구성할수 있도록한 시간동기기능을구비한 SFP 장치및 이를적용한네트워크시스템의시간동기방법에관한것으로, SFP(Small Form Factor Pluggable) 장치의장비연결인터페이스를통해연결장비와시간정보를주고받도록구성하고, 장비연결인터페이스에구성되어있으나사용되지않는핀을정초(PPS:Pulse Per Second) 핀으로정의하여이를통해정초신호를주고받도록함으로써 SFP 장치의표준인터페이스핀을활용하여간단한방식으로정초시간정보를연결 SFP 장치들간에정확하게전달할함과아울러다양한말단장치(End Device)에부하가큰 정밀시간프로토콜처리부를구성하지않으면서도정확한시간동기가가능하도록하는효과가있다.

Patent Agency Ranking