-
公开(公告)号：WO2020197013A1
公开(公告)日：2020-10-01
申请号：PCT/KR2019/013048
申请日：2019-10-04
Applicant: (주)자람테크놀로지
IPC: H04B10/69 , H04B10/079
Abstract: 본 발명은 OLT(Optical Line Terminal) 광수신 장치가 버스트 모드로 수신되는 멀티레벨 광신호의 클럭을 신속하게 복원하고, 수신 성능을 높임과 아울러 MAC(Media Access Control)의 처리 클럭을 통신 속도에 맞출 수 있도록 한 버스트 모드 클럭 및 데이터 복원 성능을 높인 멀티레벨 광수신 장치 및 방법에 관한 것으로, 복수 비트의 데이터를 멀티레벨 광신호로 한 번에 전송하는 상향 멀티레벨 광신호를 수신함에 있어, 클럭 복원을 위한 패턴과 수신부 조정용 패턴으로 구성한 상향 버스트 신호 프레임의 프리앰블을 수신하여 신속한 클럭 동기화를 수행하고, 동기화된 클럭을 기준으로 미리 약속된 수신부 조정용 패턴을 통해서 수신부 성능을 해당 버스트 신호에 최적화함으로써 버스트 모드에서의 클럭 복원 속도를 비약적으로 높이면서 정밀 소자를 이용하지 않더라도 데이터 복원 성능을 높일 수 있는 효과가 있다.
-
公开(公告)号：WO2020138663A1
公开(公告)日：2020-07-02
申请号：PCT/KR2019/013045
申请日：2019-10-04
Applicant: (주)자람테크놀로지
Abstract: 본 발명은 FPGA(Field Programmable Gate Array)를 통해 사용자 정의 기능을 실행하는 하드웨어 고속 연산부를 RISC-V 기반 연산 장치와 함께 단일 칩으로 구성하고, 사용자 정의 명령어 셋을 포함하는 RISC-V 기본 명령어 셋을 이용한 프로그램을 통해 별도의 버스 연결 구성이 아닌 명령어 레벨에서 일반 연산과 사용자 정의 연산을 수행하도록 하되, 사용자 정의 명령어 셋과 대응 기능을 임의적으로 변경할 수 있는 유연성을 제공하는 사용자 정의 명령어 셋을 지원하는 하드웨어 고속 연산 결합형 RISC-V 기반 연산 장치 및 그 방법에 관한 것으로, 하드웨어 구성이 아닌 소프트웨어 구성만 변경하는 기존의 펌웨어 갱신과 같은 유사한 방식으로 '특정 용도에 적합한 새로운 ISA를 가지는 새로운 프로세서 구조변경'을 수행하여 기존 전용하드웨어가 필요한 특수 목적 연산 등을 사용하는 전용 ASIC 개발을 하지 않고도 명령어 레벨에서 특수 목적 연산부 구현이 가능한 효과가 있다.
-
公开(公告)号：WO2020130305A1
公开(公告)日：2020-06-25
申请号：PCT/KR2019/013039
申请日：2019-10-04
Applicant: (주)자람테크놀로지
IPC: H04B10/69 , H04B10/079
Abstract: 본 발명은 별도의 계측 장비 없이도 설치 환경에서 멀티레벨로 수신되는 광신호의 수신특성을 파악하여 수신성능 최적화를 수행하는 멀티레벨 광수신을 위한 애벌런치 포토다이오드 최적화 장치 및 방법에 관한 것으로, 실제 설치 환경에서 별도의 정밀 계측기나 계측을 위한 연결 구성 없이도 설치된 그 상태에서 자동으로 사용 애벌런치 포토다이오드의 특성에 따른 최적의 멀티레벨 구분을 위한 역방향 바이어스 전압을 추정하여 애벌런치 포토다이오드를 동작시키도록 함으로써 실제 설치 후 필요에 따른 간단한 수행만으로 현재 광수신 장치의 애벌런치 포토다이오드 특성을 고려한 최적 수신 성능을 제공하는 효과가 있다.
-
公开(公告)号：KR100516214B1
公开(公告)日：2005-09-23
申请号：KR1020030015336
申请日：2003-03-12
Applicant: 전자부품연구원 , (주)자람테크놀로지
IPC: G06F9/38
Abstract: 본 발명은 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법에 관한 것으로, 특히 슈퍼스칼라(Superscalar) 구조와 VLIW(Very Long Instruction Word) 구조의 장점을 수용한 고성능 신호처리 시스템에 적용 가능한 디지털 신호처리기(Digital Signal Processor, 이하 DSP)에 관한 것이다.
본 발명의 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법은 동시에 수행 가능한 다음 명령어들의 수(M)를 계산하는 제1단계, 제1단계에서 계산한 M중에서 최대값 하나를 선택하는 제2단계, 제2단계에서 선택한 값에 대응하는 명령어들을 그룹으로 만드는 제3단계, 모든 명령어들이 그룹으로 만들어졌다면 제5단계를 수행하고, 그렇지 않으면 제1단계를 수행하는 제4단계, 각각의 그룹에 있는 명령어 들을 해당 명령어를 수행할 연산 블록에 따라 재배치하고, 태그(Tag)값을 할당하는 제5단계로 하는 처리로 알고리즘이 수행됨에 기술적 특징이 있다.
따라서, 본 발명의 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법은 슈퍼스칼라 구조와 VLIW 구조의 장점을 수용한 고성능 신호처리 시스템에 적용이 가능한 DSP 구조를 제공하는데, 간단한 플래그(Flag)를 이용하여 무연산(No OPeration) 명령을 DSP가 생성하도록 함으로써 프로그램 사이즈를 줄이고, 병렬로 처리할 수 있는 명령어들을 소프트웨어(컴파일러, 어셈블러)가 구성하도록 함으로써 DSP 구조를 간단하게 할 수 있는 장점이 있다.-
公开(公告)号：KR1020040080520A
公开(公告)日：2004-09-20
申请号：KR1020030015336
申请日：2003-03-12
Applicant: 전자부품연구원 , (주)자람테크놀로지
IPC: G06F9/38
Abstract: PURPOSE: A DSP(Digital Signal Processor) for processing an instruction in parallel and a processing method thereof are provided to offer a DSP architecture applicable to a high performance signal processing system by receiving a super-scalar architecture and a VLIW(Very Long Instruction Word) architecture. CONSTITUTION: A number of the next instructions executable at the same time is calculated. One maximum value is selected from the calculated numbers. The instructions matched with the selected value are made to a group. If all instructions are grouped, the instructions in each group are rearranged by an operation block executing the instruction and a tag value is assigned to each instruction.
Abstract translation: 目的：提供一种用于并行处理指令的DSP（数字信号处理器）及其处理方法，以通过接收超标量架构和VLIW（超长指令字）来提供适用于高性能信号处理系统的DSP架构 ）架构。 构成：计算可同时执行的下一个指令的数量。 从计算出的数字中选出一个最大值。 将与选定值匹配的指令作为组。 如果所有指令都分组，则每个组中的指令由执行指令的操作块重新排列，并且将标签值分配给每个指令。
-
Patent Agency Ranking
公开(公告)号：KR101718512B1
公开(公告)日：2017-03-22
申请号：KR1020160123888
申请日：2016-09-27
Applicant: (주)자람테크놀로지
Abstract: 본발명은초고속통신이가능하지만거리에제한이있는 G.hn 기술기반가입자네트워크를긴 구간에구성하기위해가입자단말을릴레이형식으로연장할경우발생될수 있는일부단말의고장이나전원차단에따른네트워크장애를효과적으로극복할수 있도록한 FTTdp 망을위한 G.hn 기술기반장애대응네트워크장치및 그방법에관한것으로, 인접네트워크장치의전원차단이나고장이발생할경우전원이차단된인접네트워크장치를경유하여다음네트워크장치와자동연결될수 있도록함으로써장애를회피할수 있도록하여거리에제한이있는 G.hn 기반초고속통신의가입자네트워크를연장하여구성할수 있는효과가있다.
-
公开(公告)号：KR101706196B1
公开(公告)日：2017-02-15
申请号：KR1020150147219
申请日：2015-10-22
Applicant: (주)자람테크놀로지
Abstract: 본발명은위상동기성능을개선한뱅뱅위상검출기에관한것으로서, 10Gbps 초고속수동형광가입자망과같은고속장치의클럭데이터복원을위해사용되는위상동기성능을개선한뱅뱅위상검출기에관한것이다. 본발명에따르면, 뱅뱅위상검출기의 XOR 게이트로인가되기이전플립플롭들의출력로드를동일하게하여 XOR 게이트의인가타이밍을일정하게함으로써, 데이터신호와클럭신호사이의선후관계판단에대한결과를출력하는 XOR 게이트의결정신호에대한정확도를향상시키는동시에복수의플립플롭을추가하는것만으로 XOR 게이트로인가되는샘플링신호의위상을정렬시킬수 있어설계편의성을향상시키고뱅뱅위상검출기를개선하기위한회로의복잡도를개선하는효과가있다.
-
公开(公告)号：KR101640206B1
公开(公告)日：2016-07-15
申请号：KR1020140192361
申请日：2014-12-29
Applicant: (주)자람테크놀로지
IPC: H02M3/158
Abstract: 본발명은전력소모와필요한외부소자를줄이고충전제어를통해크로스레귤레이션을감소시킨다중출력벅컨버터및 그변환방법에관한것으로, 충전모드제어방식으로대부분의출력들을개별제어하고마지막출력은전체전력을기준으로충전모드제어하여단순한개별출력전압이나충전전압만을이용하는것이아니라전체전력에대한정보도활용함으로써크로스레귤레이션을줄일수 있도록하는효과가있다.
-
公开(公告)号：KR101187432B1
公开(公告)日：2012-10-02
申请号：KR1020100072373
申请日：2010-07-27
Applicant: (주)자람테크놀로지 , 강원대학교산학협력단
Abstract: 본 발명은 응답 시간을 단축한 내용 기반의 영상 크기 조절 방법 및 장치에 관한 것으로, 더욱 상세하게는 영상을 이루는 각 픽셀들의 중요도를 계산하여 최대한 콘텐츠를 유지한 상태로 영상의 크기를 변경하는 심카빙(Seam Carving) 방식을 이용한 영상 크기 조절 방법에 있어서, 단일의 최소경로를 구한 후 이를 이용하여 사용 가능한 복수의 심을 동시에 추출하도록 함으로써 연산시 반복 과정을 줄여 하드웨어 자원의 부하를 감소시키며, 단일의 최소경로에서 추출 가능한 심 후보들 중 기준 심을 설정한 후 이와 영역을 공유하지 않으며 소정 조건에 맞는 심 후보들을 모두 심으로 결정하도록 함으로써 연산시 필요한 처리 시간을 줄여 심 카빙 방식의 품질은 유지하면서 응답 속도를 높이는 효과가 있다.
-
公开(公告)号：KR101846469B1
公开(公告)日：2018-04-09
申请号：KR1020170113116
申请日：2017-09-05
Applicant: (주)자람테크놀로지
IPC: H04B10/299 , H04B10/61 , H04B10/25
CPC classification number: H04B10/299 , H04B10/2504 , H04B10/616
Abstract: 본발명은상향버스트신호의프레임종료시점에광 트랜시버의수신신호를증폭하는트랜스임피던스증폭기를리셋시켜상향버스트신호에대한동기화성능을개선하도록한 수동형광네트워크용저전력장비를위한트랜스임피던스증폭기리셋장치및 방법에관한것으로, 상향버스트신호의프레임종료시점을프레임데이터분석방식을이용하지않으면서도정확하게확인하여트랜스임피던스증폭기를리셋하도록함으로써프레임분석에대한부하증가없이단순한비트패턴분석을통해버스트모드클럭및 데이터복원성능을개선하여가드시간이나프리앰블의반복횟수를줄이고전력을절감할수 있는효과가있다. 또한, 이러한수동형광네트워크용저전력장비를위한트랜스임피던스증폭기리셋장치및 방법은 OLT나 OLT 리피터에용이하게적용할수 있으며딜리미터정보종류를달리하여호환성도유지할수 있는효과가있다.
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.021 seconds)
