-
公开(公告)号:CN1909223A
公开(公告)日:2007-02-07
申请号:CN200610108132.1
申请日:2006-07-27
Applicant: 三星电子株式会社
IPC: H01L23/482 , H01L23/552 , H01L21/60 , H01L21/28
CPC classification number: H01L24/13 , H01L23/5225 , H01L24/11 , H01L2224/05001 , H01L2224/05008 , H01L2224/05022 , H01L2224/05024 , H01L2224/05124 , H01L2224/05166 , H01L2224/05171 , H01L2224/05548 , H01L2224/05572 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05666 , H01L2224/05671 , H01L2224/05681 , H01L2224/05684 , H01L2224/13099 , H01L2224/13144 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01025 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01056 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/19041 , H01L2924/3025 , H01L2924/00014
Abstract: 本发明涉及一种半导体器件,其在晶片级包括适用于抑制半导体器件内潜在会出现在信号线和端子点上的高频噪声的一个和更多铁氧体结构。本发明还公开了形成所述铁氧体结构的相关方法。
-
公开(公告)号:CN1901179A
公开(公告)日:2007-01-24
申请号:CN200610067864.0
申请日:2006-03-13
Applicant: 三星电子株式会社
IPC: H01L23/498
CPC classification number: H01L23/552 , H01L23/36 , H01L23/3677 , H01L23/49838 , H01L23/4985 , H01L23/50 , H01L24/17 , H01L2224/05571 , H01L2224/05573 , H01L2224/13099 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00014 , H01L2924/01006 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/181 , H05K1/0216 , H05K1/113 , H05K1/189 , H05K2201/0715 , H05K2201/09318 , H01L2924/00 , H01L2224/05599
Abstract: 本发明公开了一种带布线基板以及利用该基板的薄膜上芯片封装。所述封装可以包括带布线基板、安装在所述带布线基板上的半导体芯片,以及设置在所述半导体芯片和所述带布线基板之间的模塑料。所述带布线基板可以包括具有上下表面的薄膜。通路可以穿通所述薄膜。上金属层可以设置在所述薄膜的上表面上并包括输入端子图案和/或输出端子图案。输入端子图案可以包括接地端子图案和/或电源端子图案。下金属层可以设置在所述薄膜的下表面上并包括接地层和/或电源层。所述接地层和电源层可以至少覆盖芯片安装区域。
-
公开(公告)号:CN114520219A
公开(公告)日:2022-05-20
申请号:CN202111118376.9
申请日:2021-09-23
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/31 , H01L23/488 , H01L23/522
Abstract: 提供一种半导体封装,该半导体封装包括第一半导体芯片和与第一半导体芯片接合的第二半导体芯片,第一半导体芯片包括逻辑结构。第一半导体芯片可以包括:在第一半导体衬底的第一表面上并与逻辑结构连接的信号线;在第一半导体衬底的第二表面上的电力输送网络,第二表面与第一表面相对;以及穿通过孔,穿透第一半导体衬底并将电力输送网络连接到逻辑结构。第二半导体芯片可以包括电容器层,所述电容器层在第二半导体衬底上并且与电力输送网络相邻。
-
公开(公告)号:CN114446922A
公开(公告)日:2022-05-06
申请号:CN202110757834.7
申请日:2021-07-05
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L27/092
Abstract: 一种集成电路芯片包括:衬底,具有有源表面和与有源表面相反的背表面;前道工艺(FEOL)结构,设置在衬底的有源表面上;第一后道工艺(BEOL)结构,设置在FEOL结构上;中间连接层,设置在衬底的背表面下方,所述中间连接层包括电荷存储器和围绕电荷存储器设置的金属柱;以及再分布结构层,设置在中间连接层下方。
-
公开(公告)号:CN113013151A
公开(公告)日:2021-06-22
申请号:CN202011175741.5
申请日:2020-10-28
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体封装件及其制造方法。所述半导体封装件包括:封装基板;逻辑芯片,所述逻辑芯片堆叠在所述封装基板上并包括至少一个逻辑元件;以及堆叠结构。所述堆叠结构包括:集成电压调节器(IVR)芯片,所述IVR芯片包括调节所述至少一个逻辑元件的电压的电压调节电路;以及无源元件芯片,所述无源元件芯片堆叠在所述IVR芯片上并包括电感器。
-
公开(公告)号:CN108269797A
公开(公告)日:2018-07-10
申请号:CN201710973196.6
申请日:2017-10-18
Applicant: 三星电子株式会社
CPC classification number: H01L25/18 , H01F17/0006 , H01F27/24 , H01F27/2804 , H01F2017/0066 , H01F2017/0073 , H01L23/49816 , H01L23/5381 , H01L23/5385 , H01L23/5386 , H01L24/16 , H01L25/0657 , H01L2224/16225 , H01L2224/16227 , H01L2225/06517 , H01L2225/0652 , H01L2225/06541 , H01L2225/06548 , H01L2225/06586 , H01L2924/14 , H01L2924/1427 , H01L2924/1432 , H01L2924/1434 , H01L2924/19011 , H01L2924/19041 , H01L2924/19042 , H01L25/16 , H01L23/64
Abstract: 一种电子装置封装包括:封装衬底;插板,位于所述封装衬底上方且电连接到所述封装衬底;处理装置,位于所述插板上方且电连接到所述插板;至少一个高带宽存储装置,位于所述插板上方且电连接到所述插板及所述处理装置;电源管理集成电路装置,位于所述插板上方且电连接到所述插板及所述处理装置;以及无源装置,位于所述插板上或所述插板内部,且电连接到所述电源管理集成电路装置。
-
公开(公告)号:CN107403767A
公开(公告)日:2017-11-28
申请号:CN201710140526.3
申请日:2017-03-10
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/50 , G09G3/32 , G09G3/3208 , G09G3/3225 , G09G3/36
CPC classification number: H01L23/552 , G09G3/2092 , G09G2300/043 , G09G2310/0264 , G09G2330/021 , G09G2330/028 , G09G2330/06 , H01L23/49822 , H01L23/49838 , H01L23/4985 , H01L23/585 , H01L24/17 , H01L2224/16227 , H01L2924/1426 , H01L2924/3025 , H01L23/3121 , G09G3/32 , G09G3/3208 , G09G3/3225 , G09G3/36 , H01L23/50
Abstract: 本公开涉及基板及包括其的半导体封装和显示设备。一种半导体封装包括:安装在基板上的集成电路;设置在基板上或之上并且被配置为将工作电压传输到集成电路的第一电源线;以及设置在基板上或之上并且被配置为将地电压传输到集成电路的第二电源线,其中第一电源线和第二电源线中的每个具有第一宽度,第一电源线与第二电源线间隔开第一距离,第一电源线和第二电源线中的每个的厚度小于或等于20μm,并且第一宽度与第一距离的比值大于2.5。
-
公开(公告)号:CN1909223B
公开(公告)日:2012-07-25
申请号:CN200610108132.1
申请日:2006-07-27
Applicant: 三星电子株式会社
IPC: H01L23/482 , H01L23/552 , H01L21/60 , H01L21/28
CPC classification number: H01L24/13 , H01L23/5225 , H01L24/11 , H01L2224/05001 , H01L2224/05008 , H01L2224/05022 , H01L2224/05024 , H01L2224/05124 , H01L2224/05166 , H01L2224/05171 , H01L2224/05548 , H01L2224/05572 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05666 , H01L2224/05671 , H01L2224/05681 , H01L2224/05684 , H01L2224/13099 , H01L2224/13144 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01025 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01056 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/19041 , H01L2924/3025 , H01L2924/00014
Abstract: 本发明涉及一种半导体器件,其在晶片级包括适用于抑制半导体器件内潜在会出现在信号线和端子点上的高频噪声的一个和更多铁氧体结构。本发明还公开了形成所述铁氧体结构的相关方法。
-
公开(公告)号:CN101110578B
公开(公告)日:2012-05-23
申请号:CN200710136088.X
申请日:2007-07-17
Applicant: 三星电子株式会社
CPC classification number: H01F21/12 , H01F41/045 , H05K1/147 , H05K1/165
Abstract: 本发明提供了一种可调电感(AI)滤波器、一种包括该滤波器的带式布线基底和一种包括该带式布线基底的显示面板组件。该可调电感(AI)滤波器包括:滤波器布线,包括均具有第一线宽度的第一端部和第二端部;至少一个修复图案,具有第二线宽度且设置在第一端部和第二端部之间;至少一个单元滤波器组,分别与至少一个修复图案并联连接。
-
公开(公告)号:CN101174611B
公开(公告)日:2012-01-04
申请号:CN200710140216.8
申请日:2007-08-03
Applicant: 三星电子株式会社
IPC: H01L23/552 , H01L23/498 , H01L21/50 , H01L21/60 , H05K1/18 , H05K1/02 , H05K3/32 , H05K9/00
CPC classification number: H01L23/66 , H01L23/552 , H01L2223/6688 , H01L2224/48091 , H01L2224/48247 , H01L2924/01322 , H01L2924/181 , H01L2924/30107 , H01L2924/3025 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明提供了一种多接地屏蔽的半导体封装,该封装包括模拟电路块和数字电路块,并能防止高频噪声导致的模拟电路块和数字电路块之间的耦合问题。本发明还提供了一种制造多接地屏蔽的半导体封装的方法和一种防止多接地屏蔽的半导体封装中的噪声的方法。该多接地屏蔽的半导体封装包括:至少一个半导体芯片;电路板,半导体芯片安装在电路板上,多个电路块形成在电路板上,其中,独立于电路块的地端在电路块之间形成导电接地屏蔽,以防止电路块之间的噪声。
-
-
-
-
-
-
-
-
-