-
公开(公告)号：CN113782524A
公开(公告)日：2021-12-10
申请号：CN202110639435.0
申请日：2021-06-08
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/31 , H01L23/488
Abstract: 一种半导体封装件，包括：第一重新分布衬底；第一半导体芯片，其安装在第一重新分布衬底上；第二半导体芯片，其设置在第一半导体芯片的顶表面上；绝缘层，其围绕第一重新分布衬底上的第一半导体芯片和第二半导体芯片；第二重新分布衬底，其设置在第二半导体芯片上，并且第二半导体芯片安装在第二重新分布衬底上；以及连接端子，其设置在第一半导体芯片和第二半导体芯片的一侧，并且连接至第一重新分布衬底和第二重新分布衬底。第二半导体芯片的无源表面与第一半导体芯片的无源表面接触。在第一半导体芯片和第二半导体芯片之间的界面处，第一半导体芯片的上部和第二半导体芯片的下部构成由相同的材料形成的一体。
-
公开(公告)号：CN108269797B
公开(公告)日：2024-09-13
申请号：CN201710973196.6
申请日：2017-10-18
Applicant: 三星电子株式会社
Abstract: 一种电子装置封装包括：封装衬底；插板，位于所述封装衬底上方且电连接到所述封装衬底；处理装置，位于所述插板上方且电连接到所述插板；至少一个高带宽存储装置，位于所述插板上方且电连接到所述插板及所述处理装置；电源管理集成电路装置，位于所述插板上方且电连接到所述插板及所述处理装置；以及无源装置，位于所述插板上或所述插板内部，且电连接到所述电源管理集成电路装置。
-
公开(公告)号：CN1901179B
公开(公告)日：2011-06-08
申请号：CN200610067864.0
申请日：2006-03-13
Applicant: 三星电子株式会社
IPC: H01L23/498
CPC classification number: H01L23/552 , H01L23/36 , H01L23/3677 , H01L23/49838 , H01L23/4985 , H01L23/50 , H01L24/17 , H01L2224/05571 , H01L2224/05573 , H01L2224/13099 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00014 , H01L2924/01006 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/181 , H05K1/0216 , H05K1/113 , H05K1/189 , H05K2201/0715 , H05K2201/09318 , H01L2924/00 , H01L2224/05599
Abstract: 本发明公开了一种带布线基板以及利用该基板的薄膜上芯片封装。所述封装可以包括带布线基板、安装在所述带布线基板上的半导体芯片，以及设置在所述半导体芯片和所述带布线基板之间的模塑料。所述带布线基板可以包括具有上下表面的薄膜。通路可以穿通所述薄膜。上金属层可以设置在所述薄膜的上表面上并包括输入端子图案和/或输出端子图案。输入端子图案可以包括接地端子图案和/或电源端子图案。下金属层可以设置在所述薄膜的下表面上并包括接地层和/或电源层。所述接地层和电源层可以至少覆盖芯片安装区域。
-
公开(公告)号：CN110190050B
公开(公告)日：2024-11-22
申请号：CN201910072644.4
申请日：2019-01-25
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L23/538 , H01L23/49
Abstract: 提供了一种半导体封装。半导体封装包括：存储器子封装，包括第一连接层以及设置在第一连接层上的多个存储器芯片；逻辑子封装，包括第二连接层、设置在第二连接层上的控制器芯片、以及连接到所述控制器芯片和多个存储器芯片的缓冲器芯片；以及多个封装间连接构件，每个封装间连接构件连接存储器子封装和所述逻辑子封装，其中，缓冲器芯片经由每个具有第一数据传输速率的多个第一数据传输线连接到多个存储器芯片，缓冲器芯片经由每个具有第二数据传输速率的多个第二数据传输线连接到控制器芯片，并且第一数据传输速率小于第二数据传输速率。半导体封装具有高存储器带宽和信号完整性。
-
公开(公告)号：CN114093854A
公开(公告)日：2022-02-25
申请号：CN202110899111.0
申请日：2021-08-05
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/31
Abstract: 根据本发明构思的半导体封装包括：第一半导体芯片，配置为包括第一半导体器件、第一半导体衬底、穿透所述第一半导体衬底的多个贯通电极、以及布置在所述第一半导体衬底的上表面上的多个第一芯片连接焊盘；多个第二半导体芯片，依次堆叠在所述第一半导体芯片的上表面上，并且配置为各自包括第二半导体衬底、由所述第一半导体芯片控制的第二半导体器件、以及布置在所述第二半导体衬底的上表面上的多个第二芯片连接焊盘；多条接合线，配置为将所述多个第一芯片连接焊盘连接到所述多个第二芯片连接焊盘；以及多个外部连接端子，附接到所述第一半导体芯片。
-
Patent Agency Ranking
公开(公告)号：CN107403767B
公开(公告)日：2021-12-21
申请号：CN201710140526.3
申请日：2017-03-10
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/50 , G09G3/32 , G09G3/3208 , G09G3/3225 , G09G3/36
Abstract: 本公开涉及基板及包括其的半导体封装和显示设备。一种半导体封装包括：安装在基板上的集成电路；设置在基板上或之上并且被配置为将工作电压传输到集成电路的第一电源线；以及设置在基板上或之上并且被配置为将地电压传输到集成电路的第二电源线，其中第一电源线和第二电源线中的每个具有第一宽度，第一电源线与第二电源线间隔开第一距离，第一电源线和第二电源线中的每个的厚度小于或等于20μm，并且第一宽度与第一距离的比值大于2.5。
-
公开(公告)号：CN101174611A
公开(公告)日：2008-05-07
申请号：CN200710140216.8
申请日：2007-08-03
Applicant: 三星电子株式会社
IPC: H01L23/552 , H01L23/498 , H01L21/50 , H01L21/60 , H05K1/18 , H05K1/02 , H05K3/32 , H05K9/00
CPC classification number: H01L23/66 , H01L23/552 , H01L2223/6688 , H01L2224/48091 , H01L2224/48247 , H01L2924/01322 , H01L2924/181 , H01L2924/30107 , H01L2924/3025 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明提供了一种多接地屏蔽的半导体封装，该封装包括模拟电路块和数字电路块，并能防止高频噪声导致的模拟电路块和数字电路块之间的耦合问题。本发明还提供了一种制造多接地屏蔽的半导体封装的方法和一种防止多接地屏蔽的半导体封装中的噪声的方法。该多接地屏蔽的半导体封装包括：至少一个半导体芯片；电路板，半导体芯片安装在电路板上，多个电路块形成在电路板上，其中，独立于电路块的地端在电路块之间形成导电接地屏蔽，以防止电路块之间的噪声。
-
公开(公告)号：CN115249676A
公开(公告)日：2022-10-28
申请号：CN202210119737.X
申请日：2022-02-08
Applicant: 三星电子株式会社
IPC: H01L23/482 , H01L23/485
Abstract: 一种半导体封装包括下重分布层、下半导体芯片、以及附接到下重分布层的多个导电连接结构。上重分布层设置在下半导体芯片和多个导电连接结构上。上半导体芯片具有与下半导体芯片的有源面相对应的有源面，并设置在上重分布层上。下半导体芯片包括半导体衬底，该半导体衬底具有第一表面和与第一表面相对的第二表面。上布线结构设置在半导体衬底的第一表面上。掩埋电力轨道填充从第一表面朝向第二表面延伸的掩埋轨道孔的一部分。贯通电极填充从第二表面朝向第一表面延伸的通孔。
-
公开(公告)号：CN110190050A
公开(公告)日：2019-08-30
申请号：CN201910072644.4
申请日：2019-01-25
Applicant: 三星电子株式会社
IPC: H01L25/18 , H01L23/538 , H01L23/49
Abstract: 提供了一种半导体封装。半导体封装包括：存储器子封装，包括第一连接层以及设置在第一连接层上的多个存储器芯片；逻辑子封装，包括第二连接层、设置在第二连接层上的控制器芯片、以及连接到所述控制器芯片和多个存储器芯片的缓冲器芯片；以及多个封装间连接构件，每个封装间连接构件连接存储器子封装和所述逻辑子封装，其中，缓冲器芯片经由每个具有第一数据传输速率的多个第一数据传输线连接到多个存储器芯片，缓冲器芯片经由每个具有第二数据传输速率的多个第二数据传输线连接到控制器芯片，并且第一数据传输速率小于第二数据传输速率。半导体封装具有高存储器带宽和信号完整性。
-
公开(公告)号：CN101110578A
公开(公告)日：2008-01-23
申请号：CN200710136088.X
申请日：2007-07-17
Applicant: 三星电子株式会社
CPC classification number: H01F21/12 , H01F41/045 , H05K1/147 , H05K1/165
Abstract: 本发明提供了一种可调电感(AI)滤波器、一种包括该滤波器的带式布线基底和一种包括该带式布线基底的显示面板组件。该可调电感(AI)滤波器包括：滤波器布线，包括均具有第一线宽度的第一端部和第二端部；至少一个修复图案，具有第二线宽度且设置在第一端部和第二端部之间；至少一个单元滤波器组，分别与至少一个修复图案并联连接。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.062 seconds)
