-
公开(公告)号：CN115705065A
公开(公告)日：2023-02-17
申请号：CN202210529631.7
申请日：2022-05-16
Applicant: 三星电子株式会社
IPC: G05F1/56
Abstract: 公开了一种低压差稳压器和包括低压差稳压器的存储器件，所述低压差稳压器包括：第一电阻器；第一晶体管，包括与所述第一电阻器的第一端连接的栅极端子、与电源电压端子连接的源极端子以及与第一节点连接的漏极端子；运算放大器，包括输出端子以及分别与参考电压和所述第一节点连接的输入端子；第二晶体管，包括与所述运算放大器的所述输出端子连接的栅极端子、与所述第一节点连接的源极端子以及与第二节点连接的漏极端子；第三晶体管，包括与所述第一电阻器的第二端连接的栅极端子、与所述电源电压端子连接的源极端子以及与第三节点连接的漏极端子；以及电流源，连接在所述第二节点与地电压端子之间。
-
公开(公告)号：CN115086120A
公开(公告)日：2022-09-20
申请号：CN202210240107.8
申请日：2022-03-10
Applicant: 三星电子株式会社
Abstract: 提供了编码和解码设备和用于实施多模编码的方法。设备包括连接至数据总线的发送器和接收器。当数据突发由发送器被转换为各自包括多个符号的码字和/或由接收器接收的码字被恢复为数据突发时，使用其中在多个符号之间不发生最大过渡(MT)事件的最大过渡避免(MTA)码字映射和与多个符号的最小功耗相关的最小DC电流(MDC)码字映射。
-
公开(公告)号：CN114512470A
公开(公告)日：2022-05-17
申请号：CN202111317541.3
申请日：2021-11-08
Applicant: 三星电子株式会社
IPC: H01L23/538
Abstract: 一种存储器封装，包括：封装基板，包括重分布层和连接到重分布层的接合焊盘，重分布层包括多个信号路径；缓冲器芯片，安装在封装基板上并包括与多个存储器通道对应的多个芯片焊盘；以及多个存储器芯片，堆叠在封装基板上并被划分为与多个存储器通道对应的多个组，其中，多个存储器芯片中的第一组存储器芯片通过第一布线连接到多个芯片焊盘中的第一芯片焊盘，并且其中多个存储器芯片中的第二组存储器芯片通过第二布线和多个信号路径中的至少一部分信号路径连接到多个芯片焊盘中的第二芯片焊盘。
-
公开(公告)号：CN114446376A
公开(公告)日：2022-05-06
申请号：CN202111200481.7
申请日：2021-10-14
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括：多相时钟发生器，产生多个分频时钟信号；第一纠错块，接收多个分频时钟信号中的第一分频时钟信号；第一数据多路复用器，发送对应于第一分频时钟信号的第一最低有效位数据；第二纠错块，接收第一分频时钟信号；以及第二数据多路复用器，发送对应于第一分频时钟信号的第一最高有效位数据。第一纠错块接收第一最低有效位数据，并校正第一最低有效位数据的切换时间。第二纠错块接收第一最高有效位数据，并校正第一最高有效位数据的切换时间。
-
公开(公告)号：CN114078504A
公开(公告)日：2022-02-22
申请号：CN202110922990.4
申请日：2021-08-12
Applicant: 三星电子株式会社
Abstract: 提供了生成多电平信号的方法和基于多电平信号发送数据的方法。生成具有彼此不同的三个或更多个电压电平中的一个电压电平的多电平信号的方法包括：执行第一电压设置操作，在第一电压设置操作中，第一电压间隔和第二电压间隔被调整为彼此不同的，其中，第一电压间隔表示第一对相邻的电压电平之间的差，第二电压间隔表示第二对相邻的电压电平之间的差；执行第二电压设置操作，在第二电压设置操作中，电压摆幅宽度被调整，电压摆幅宽度表示所述三个或更多个电压电平之中的最低电压电平与最高电压电平之间的差；以及基于包括两个或更多个位的输入数据、第一电压设置操作的结果以及第二电压设置操作的结果，生成作为多电平信号的输出数据信号。
-
Patent Agency Ranking
公开(公告)号：CN102157200A
公开(公告)日：2011-08-17
申请号：CN201010549883.3
申请日：2010-11-15
Applicant: 三星电子株式会社
IPC: G11C16/06
CPC classification number: G11C7/22 , G11C7/222 , G11C2207/2272
Abstract: 一种半导体器件接收与存储器存取操作对应的命令并且在加性等待时间期间之后执行该存储器存取操作。该加性等待时间期间在接收命令时开始。该半导体器件包括：相位控制器，用于控制时钟信号的相位并输出相控时钟信号；以及控制器，用于产生并输出用于在加性等待时间期间中的预定时间使能被禁止的相位控制器的控制信号。
-
公开(公告)号：CN100339802C
公开(公告)日：2007-09-26
申请号：CN03159821.8
申请日：2003-09-25
Applicant: 三星电子株式会社
Inventor： 崔桢焕
CPC classification number: H04L5/1423 , H04L25/061
Abstract: 公开了一种用于检测位于具有两个节点的双向数据通道上的数据的数据检测器。数据通道上的数据是置于两个节点的数据通道上的数据的组合。在第一节点的数据检测器将从数据通道接收的数据与多个基准电压进行比较。哪个基准电压用于比较是由在第一节点的数据通道上的数据的状态而定。通过将来自数据通道的数据与不只一个基准电压进行比较，能检测到具有约50%的摆幅容限的数据，以致其比传统电路更少受噪声、功率或其他干扰的影响。还公开了用于检测数据的方法。
-
公开(公告)号：CN1681207A
公开(公告)日：2005-10-12
申请号：CN200510063921.3
申请日：2005-03-30
Applicant: 三星电子株式会社
IPC: H03K17/04
CPC classification number: H03K19/018585
Abstract: 一种输出驱动器响应于输入信号和摆动宽度控制信号(TE)。该输出驱动器被配置成生成下述输出信号，该输出信号当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度(例如，小于轨对轨)，当摆动宽度控制信号指定测试模式运行时具有第二摆动宽度(例如，轨对轨)。
-
公开(公告)号：CN110808074B
公开(公告)日：2024-09-06
申请号：CN201910348611.8
申请日：2019-04-28
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 输出驱动器包括：预驱动器，接收驱动器控制代码以在执行读取操作的同时响应于数据而生成上拉控制信号或下拉控制信号；片上终止控制器，接收第一片上终止控制代码以在执行写入操作的同时响应于片上终止使能信号而生成第一片上终止控制信号；和主驱动器，包括在执行读取操作的同时响应于上拉控制信号而生成高电平输出数据并且在执行写入操作的同时响应于第一片上终止控制信号而利用第一高电压来终止高电平输入数据并且利用第一低电压来终止低电平输入数据的上拉n沟道金属氧化物半导体(NMOS)驱动器、和在执行读取操作的同时响应于下拉控制信号而生成低电平输出数据的下拉NMOS驱动器。
-
公开(公告)号：CN118230777A
公开(公告)日：2024-06-21
申请号：CN202311163069.1
申请日：2023-09-11
Applicant: 三星电子株式会社
IPC: G11C7/10 , G11C7/22 , G11C11/4076 , G11C11/4093 , G11C11/4096
Abstract: 提供了发送器、存储器件和包括该发送器的半导体器件。发送器被配置为并行地接收第一数据至第N数据并且响应于相位彼此不同的第一时钟信号至第N时钟信号来顺序地输出第一数据至第N数据，其中N是至少为2的整数，发送器包括：第一数据选择器至第N数据选择器，包括与第一数据至第N数据对应的第一数据选择器和第二数据选择器，第一数据选择器至第N数据选择器中的每一者被配置为：对第一数据至第N数据中的一者和第一时钟信号至第N时钟信号执行逻辑运算并且输出多个数据选择信号；第一前置驱动器，与第一数据选择器至第N数据选择器当中的至少两个数据选择器对应，第一前置驱动器被配置为：从至少两个数据选择器接收多个数据选择信号。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.055 seconds)
