-
-
公开(公告)号:CN112652595A
公开(公告)日:2021-04-13
申请号:CN202011078418.6
申请日:2020-10-10
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/482 , H01L25/18 , H01L23/488 , H01L21/60
Abstract: 一种半导体封装包括:第一半导体芯片,包括具有彼此相反的第一表面和第二表面的第一基板、在第一基板中的贯通电极、在第一表面上并电连接到贯通电极的第一芯片焊盘、以及在第一表面上并电连接到第一基板中的电路元件的第二芯片焊盘;再分配布线层,在第一半导体芯片的第一表面上,并包括电连接到第一芯片焊盘的第一再分配布线列和电连接到第二芯片焊盘的第二再分配布线列;第二半导体芯片,堆叠在第一半导体芯片的第二表面上并电连接到贯通电极;以及模制构件,在第一和第二半导体芯片的侧表面上。
-
公开(公告)号:CN112133679A
公开(公告)日:2020-12-25
申请号:CN202010342804.5
申请日:2020-04-27
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/498 , H01L25/07
Abstract: 提供了半导体装置,所述半导体装置可以包括:第一半导体芯片;第一重新分布层,位于第一半导体芯片的底表面上;第二半导体芯片,位于第一半导体芯片上;第二重新分布层,位于第二半导体芯片的底表面上;模制层,在第一半导体芯片的侧壁和第二半导体芯片的侧壁上以及第一半导体芯片的底表面上延伸;以及外部端子,延伸穿过模制层并且电连接到第一重新分布层。第二重新分布层可以包括暴露部分。第一重新分布层可以包括电连接到第一半导体芯片的第一导电图案以及与第一半导体芯片电绝缘的第二导电图案。第二重新分布层的暴露部分和第一重新分布层的第二导电图案可以通过第一连接引线电连接。
-
公开(公告)号:CN111081649A
公开(公告)日:2020-04-28
申请号:CN201910770237.0
申请日:2019-08-20
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/367 , H01L23/488
Abstract: 一种半导体封装可包括封装衬底、中间层、逻辑芯片、至少一个存储器芯片及散热器。所述中间层可位于所述封装衬底的上表面之上。所述中间层可与所述封装衬底电连接。所述逻辑芯片可位于所述中间层的上表面之上。所述逻辑芯片可与所述中间层电连接。所述存储器芯片可位于所述中间层的上表面之上。所述存储器芯片可与所述中间层及所述逻辑芯片电连接。所述散热器可与所述逻辑芯片的上表面进行热接触,以耗散所述逻辑芯片中的热量。
-
公开(公告)号:CN106549001A
公开(公告)日:2017-03-29
申请号:CN201610675009.1
申请日:2016-08-16
Applicant: 三星电子株式会社
IPC: H01L23/498
CPC classification number: H01L23/50 , H01L24/02 , H01L24/06 , H01L24/13 , H01L24/14 , H01L2224/02371 , H01L2224/02372 , H01L2224/02375 , H01L2224/02377 , H01L2224/02379 , H01L2224/0401 , H01L2224/05 , H01L2224/05553 , H01L2224/05555 , H01L2224/06131 , H01L2224/06135 , H01L2224/06139 , H01L2224/06151 , H01L2224/06152 , H01L2224/06155 , H01L2224/06156 , H01L2224/06159 , H01L2224/0616 , H01L2224/06165 , H01L2224/06169 , H01L2224/06177 , H01L2224/06181 , H01L2224/13022 , H01L2224/131 , H01L2224/1403 , H01L2224/14181 , H01L2224/16227 , H01L2924/014 , H01L2924/00014 , H01L2924/00012 , H01L2224/0613
Abstract: 公开了具有再分布焊盘的半导体装置。所述半导体装置包括设置在半导体基板上的多个电焊盘以及电连接到电焊盘和外部端子的多个再分布焊盘。所述多个再分布焊盘包括构成用于第一电信号的传输路径的多个第一再分布焊盘以及构成用于与第一电信号不同的第二电信号的传输路径的至少一个第二再分布焊盘。第一再分布焊盘布置在半导体基板上以形成至少两行,所述至少一个第二再分布焊盘设置在所述至少两行第一再分布焊盘之间。
-
公开(公告)号:CN103531547A
公开(公告)日:2014-01-22
申请号:CN201310282434.0
申请日:2013-07-05
Applicant: 三星电子株式会社
IPC: H01L23/13 , H01L23/488 , H01L21/58 , H01L21/60
CPC classification number: H01L23/49816 , H01L21/561 , H01L21/565 , H01L23/13 , H01L23/49838 , H01L24/73 , H01L24/97 , H01L25/0657 , H01L2224/0401 , H01L2224/04042 , H01L2224/0557 , H01L2224/06181 , H01L2224/16145 , H01L2224/32145 , H01L2224/32225 , H01L2224/45139 , H01L2224/48227 , H01L2224/49171 , H01L2224/73207 , H01L2224/73253 , H01L2224/73265 , H01L2224/81193 , H01L2224/81194 , H01L2224/97 , H01L2225/0651 , H01L2225/06513 , H01L2225/06541 , H01L2924/00014 , H01L2924/12042 , H01L2924/15151 , H01L2924/15159 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2224/81 , H01L2224/83 , H01L2224/85 , H01L2924/00 , H01L2224/05552
Abstract: 本发明公开了半导体封装件及形成所述半导体封装件的方法。在所述半导体封装件和所述方法中,封装基板包括不与半导体芯片堆叠的孔。因此,可以在无空隙的情况下形成模制层。
-
-
-
-
-