-
公开(公告)号:CN117637676A
公开(公告)日:2024-03-01
申请号:CN202310369318.6
申请日:2023-04-07
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/488 , H01L21/48 , H01L21/60
Abstract: 一种半导体芯片,包括:半导体衬底,具有第一表面和第二表面;晶体管,在第一表面上;第一层间介电层,在晶体管上;第二层间介电层,在第一层间介电层上;布线线路,在第二层间介电层中;第一导电焊盘,在第二层间介电层上;第一钝化层,在第二层间介电层上;第二导电焊盘,在第一钝化层中;通孔,穿透半导体衬底和第一层间介电层以连接到布线线路;第二钝化层,在第二表面上;以及第三导电焊盘,在第二钝化层中并且连接到通孔。第一钝化层的第一厚度是第一表面与第二钝化层的顶表面之间的第二厚度的0.4至0.6倍。
-
公开(公告)号:CN114068473A
公开(公告)日:2022-02-18
申请号:CN202110846183.9
申请日:2021-07-26
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L25/18
Abstract: 一种半导体封装件,包括:再分布基板,其包括位于彼此不同水平高度的第一再分布图案和第二再分布图案;以及半导体芯片,其位于该再分布基板上并包括电连接到该第一再分布图案和该第二再分布图案的多个芯片焊盘。该第一再分布图案包括位于第一介电层上的第一金属图案,以及位于该第一介电层与该第一金属图案的底表面之间的第一阻挡图案。该第二再分布图案包括在第二介电层中的第二金属图案,以及位于该第二介电层与该第二金属图案的底表面之间以及该第二介电层与该第二金属图案的侧壁之间的第二阻挡图案。
-
公开(公告)号:CN102623441B
公开(公告)日:2016-06-15
申请号:CN201210021184.0
申请日:2012-01-18
Applicant: 三星电子株式会社
CPC classification number: H01L25/0657 , H01L21/563 , H01L23/3128 , H01L23/3135 , H01L24/13 , H01L24/16 , H01L24/73 , H01L24/97 , H01L25/0655 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/0557 , H01L2224/13025 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16235 , H01L2224/16265 , H01L2224/17181 , H01L2224/32145 , H01L2224/32225 , H01L2224/45139 , H01L2224/48227 , H01L2224/73204 , H01L2224/73207 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06586 , H01L2225/06589 , H01L2225/1023 , H01L2225/1058 , H01L2225/1094 , H01L2924/00014 , H01L2924/15311 , H01L2924/181 , H01L2924/18161 , H01L2924/3511 , H01L2924/00 , H01L2924/00012 , H01L2224/05552 , H01L2224/81 , H01L2224/83
Abstract: 公开了一种半导体装置和制造它们的方法。所述半导体装置可包括第一芯片、第一芯片上方的第二芯片、导电凸块、均匀一体底部填充材料和模制材料。导电凸块可在第一芯片的上表面和第二芯片的下表面之间延伸。均匀一体底部填充材料可置于第一芯片和第二芯片之间,包封导电凸块,并沿第二芯片的侧壁延伸。均匀一体底部填充材料的上表面可在与第二芯片的上表面平行的方向上延伸并与第二芯片的上表面相邻地设置。模制材料可位于第一芯片的上表面上方的均匀一体底部填充材料的外侧表面上,其中,模制材料通过均匀一体底部填充材料与第二芯片的侧壁分开,从而模制材料不接触第二芯片的侧壁。
-
公开(公告)号:CN102646668A
公开(公告)日:2012-08-22
申请号:CN201110454330.4
申请日:2011-12-30
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L25/065 , H01L23/498 , H01L23/31 , H01L23/538 , H01L21/60 , H01L21/56
CPC classification number: H01L21/563 , H01L21/486 , H01L23/147 , H01L23/3128 , H01L23/49827 , H01L25/105 , H01L2221/68331 , H01L2224/131 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/17181 , H01L2224/32225 , H01L2224/73204 , H01L2224/81815 , H01L2225/1023 , H01L2225/1058 , H01L2924/15311 , H01L2924/15331 , H01L2924/18161 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/00 , H01L2924/00014 , H01L2924/014
Abstract: 本发明提供了具有基板穿孔的中间体的半导体封装及其制造方法,该半导体封装通过包括具有基板穿孔(TSV)的中间体而具有减小的尺寸,该半导体封装可以包括下半导体封装,该下半导体封装包括下基底基板、在下基底基板上具有TSV的中间体以及在中间体上并电连接到中间体的下半导体芯片。半导体封装可以包括在下半导体封装上的上半导体封装,该上半导体封装包括上半导体芯片和在中间体上并将上半导体封装电连接到中间体的封装连接件。可以设置外部模制件。
-
公开(公告)号:CN102456663A
公开(公告)日:2012-05-16
申请号:CN201110309782.3
申请日:2011-10-13
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L23/481 , H01L21/563 , H01L21/76898 , H01L23/3128 , H01L24/04 , H01L24/05 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/32 , H01L24/48 , H01L24/97 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2221/68372 , H01L2224/0401 , H01L2224/04042 , H01L2224/0557 , H01L2224/05624 , H01L2224/05647 , H01L2224/13009 , H01L2224/13025 , H01L2224/1403 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/32145 , H01L2224/48227 , H01L2224/73257 , H01L2224/97 , H01L2225/0651 , H01L2225/06517 , H01L2225/06544 , H01L2225/06562 , H01L2225/06568 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/01074 , H01L2924/01075 , H01L2924/01079 , H01L2924/014 , H01L2924/10253 , H01L2924/1304 , H01L2924/14 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/15788 , H01L2924/181 , H01L2924/19041 , H01L2924/19043 , H01L2924/19104 , H01L2924/00 , H01L2224/05552 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括:第一半导体芯片,其包括穿透其至少一部分的第一穿透电极和第二穿透电极,第一穿透电极具有第一突出高度,第二穿透电极具有高于第一突出高度的第二突出高度;第二半导体芯片,其与第一穿透电极电连接;以及第三半导体芯片,其与第二穿透电极电连接。
-
公开(公告)号:CN1684253A
公开(公告)日:2005-10-19
申请号:CN200510064958.8
申请日:2005-04-12
Applicant: 三星电子株式会社
CPC classification number: H01L24/13 , H01L24/11 , H01L2224/05001 , H01L2224/05022 , H01L2224/05548 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05664 , H01L2224/13008 , H01L2224/13099 , H01L2924/0001 , H01L2924/01005 , H01L2924/01006 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/19043 , H01L2924/00014
Abstract: 本发明涉及一种半导体器件和制造该器件的方法,该器件使用凸点结构,其包括多个第一方向上沿衬底排列的凸点结构。每个凸点结构在第一方向上具有的宽度大于相继排列的凸点结构之间的间距,且至少一个凸点结构具有面对第一方向的非导电侧壁。
-
公开(公告)号:CN118116880A
公开(公告)日:2024-05-31
申请号:CN202311607595.2
申请日:2023-11-27
Applicant: 三星电子株式会社
Abstract: 提供了半导体封装和制造该半导体封装的方法。该半导体封装包括:第一封装基板,包括第一区域;第一半导体芯片,安装在第一区域上;第二封装基板,设置在第一半导体芯片的上表面上,并且包括第二区域和贯穿第二区域的第一孔;第二半导体芯片,安装在第二区域上;连接构件,将第一封装基板和第二封装基板电连接,并且在第一封装基板和第二封装基板之间;以及模塑膜,覆盖第二封装基板上的第二半导体芯片,填充第一孔,并且覆盖第一封装基板上的第一半导体芯片和连接构件。
-
公开(公告)号:CN110349988B
公开(公告)日:2024-05-07
申请号:CN201910052800.0
申请日:2019-01-21
Applicant: 三星电子株式会社
IPC: H01L27/15
Abstract: 提供了一种发光二极管显示装置。所述发光二极管显示装置包括:显示板,包括多个单元像素;驱动电路板,包括与所述多个单元像素对应的多个驱动电路区域;以及多个凸块,置于所述多个单元像素与所述多个驱动电路区域之间。所述多个单元像素包括包含第一P电极的第一单元像素。所述多个驱动电路区域包括与第一单元像素对应的第一驱动电路区域,第一驱动电路区域包括连接到第一驱动晶体管的第一焊盘,所述多个凸块包括第一凸块,第一凸块包括与第一焊盘接触的第一焊料和在第一焊料上并与第一P电极接触的第一填料,第一焊料包括锡和银中的至少一种,并且第一填料包括铜或镍。
-
公开(公告)号:CN115775773A
公开(公告)日:2023-03-10
申请号:CN202210926111.X
申请日:2022-08-03
Applicant: 三星电子株式会社
Abstract: 一种半导体封装包括第一半导体芯片,第一半导体芯片包括第一半导体基板和穿透第一半导体基板的至少一部分的多个第一贯通电极。多个第二半导体包括第二半导体基板,所述多个第二半导体芯片堆叠在第一半导体芯片上。多个接合焊盘布置在第一半导体芯片和所述多个第二半导体芯片之间。芯片接合绝缘层布置在第一半导体芯片和所述多个第二半导体芯片之间。至少一个支撑虚设基板堆叠在所述多个第二半导体芯片上并具有布置在其下表面上的支撑接合绝缘层。
-
公开(公告)号:CN115763408A
公开(公告)日:2023-03-07
申请号:CN202210794486.5
申请日:2022-07-07
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/485 , H01L21/768 , H01L21/60
Abstract: 公开了一种晶圆结构和一种半导体装置。该晶圆结构包括半导体基板,其包括芯片区域和划道区域。第一介电层在半导体基板的第一表面上,第二介电层在第一介电层上。介电图案在第一介电层和第二介电层之间。通孔件在半导体基板的芯片区域处穿透半导体基板的第一表面和第二表面,并且导电焊盘在第二介电层中并在通孔件上。介电图案包括在半导体基板的芯片区域上并与导电焊盘的底表面接触的蚀刻停止图案以及在半导体基板的划道区域上的对准键图案。
-
-
-
-
-
-
-
-
-