公开(公告)号：CN102623441A

公开(公告)日：2012-08-01

申请号：CN201210021184.0

申请日：2012-01-18

Applicant: 三星电子株式会社

Inventor： 李忠善 ,  尹宣弼 ,  宋炫静 ,  金晶焕 ,  闵台洪

IPC: H01L25/00 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L25/0657 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/13 ,  H01L24/16 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/16265 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2224/81 ,  H01L2224/83

Abstract: 公开了一种半导体装置和制造它们的方法。所述半导体装置可包括第一芯片、第一芯片上方的第二芯片、导电凸块、均匀一体底部填充材料和模制材料。导电凸块可在第一芯片的上表面和第二芯片的下表面之间延伸。均匀一体底部填充材料可置于第一芯片和第二芯片之间，包封导电凸块，并沿第二芯片的侧壁延伸。均匀一体底部填充材料的上表面可在与第二芯片的上表面平行的方向上延伸并与第二芯片的上表面相邻地设置。模制材料可位于第一芯片的上表面上方的均匀一体底部填充材料的外侧表面上，其中，模制材料通过均匀一体底部填充材料与第二芯片的侧壁分开，从而模制材料不接触第二芯片的侧壁。

公开(公告)号：CN102468281B

公开(公告)日：2016-09-07

申请号：CN201110356167.8

申请日：2011-11-08

Applicant: 三星电子株式会社

Inventor： 郑世泳 ,  尹宣弼 ,  宋昊建

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/48 ,  H01L21/50

CPC classification number: H01L23/481 ,  H01L24/81 ,  H01L25/0657 ,  H01L27/108 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/351 ,  Y10T428/12708 ,  H01L2924/00

Abstract: 本发明公开了一种半导体装置及其制造方法。该半导体装置包括：第一半导体芯片；第一连接结构，设置在第一半导体芯片的第一侧上；第二半导体芯片，设置在第一半导体芯片的第二侧上；以及第二连接结构，设置在第一半导体芯片和第二半导体芯片之间，其中，第二连接结构的数量少于第一连接结构的数量。

公开(公告)号：CN100452301C

公开(公告)日：2009-01-14

申请号：CN03158494.2

申请日：2003-09-11

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  尹宣弼 ,  金星万

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823437 ,  H01L21/28247 ,  H01L29/4941 ,  H01L29/6656

Abstract: 本发明公开了一种半导体器件及其制造方法，其中盖层用于控制氧化过程中金属栅极图形各部分的相对氧化速率。盖层可以是多层结构，并且可以被蚀刻以在金属栅极图形的侧壁上形成绝缘隔离壁。盖层允许使用选择性氧化工艺来氧化衬底的一部分和金属栅极图形，同时抑制包含在金属栅极图形中的金属层的氧化，该氧化工艺可以是在富含氢气的环境中利用H2O和H2的分压的湿氧化工艺。这使得蚀刻对硅衬底以及金属栅极图形的边缘的损伤减小，同时基本上维持栅极绝缘层的初始厚度和金属层的电导性。

公开(公告)号：CN102136292A

公开(公告)日：2011-07-27

申请号：CN201010624592.6

申请日：2010-12-30

Applicant: 三星电子株式会社

Inventor： 尹宣弼

IPC: G11C7/10 ,  H01L25/18

CPC classification number: G11C7/02 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/15192 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种包括具有堆叠结构的半导体芯片的存储卡和存储系统。所述存储卡包括：多个端口，形成在所述存储卡的外表面上；存储控制器，结合到所述多个端口，所述存储控制器被配置成通过所述端口与外部主机进行通信并基于从所述外部主机接收的信号来产生用于控制存储操作的多个内部信号；存储装置，结合到所述存储控制器，并包括彼此竖直堆叠的至少两个半导体芯片。每个半导体芯片包括用于接收来自所述存储控制器的所述多个内部信号的多个基底穿孔。所述存储控制器基于经由第一端口接收的第一信号来产生第一内部信号和第二内部信号，所述第一内部信号和所述第二内部信号分别通过彼此电绝缘的第一信号路径和第二信号路径被提供到存储装置。

公开(公告)号：CN1471144A

公开(公告)日：2004-01-28

申请号：CN03148470.0

申请日：2003-06-30

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  宣敏喆 ,  尹宣弼

IPC: H01L21/316 ,  H01L21/318 ,  H01L21/283 ,  H01L21/82

CPC classification number: H01L27/11521 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/31612 ,  H01L27/115

Abstract: 本发明公开了一种制造具有双重间隔壁的半导体器件的方法。该方法包括下列步骤：通过提供一氮源气体，可在反应室内建立并保持氮气气氛；然后，可向反应室提供一硅源气体和一氧源气体，以在半导体衬底上沉积一氧化硅层，该半导体衬底可包括一导电材料层；然后，通过进行通常的CVD工艺，可在该氧化硅层上形成一氮化硅层；接着，该氮化硅层可被蚀刻至暴露出该氧化硅层。由于氮化硅与氧化硅之间的蚀刻选择性差异，因此部分该氮化硅层可保留在该导电材料层的侧壁上。结果，可在侧壁上形成由一氧化硅层和一氮化硅层形成的双重间隔壁。

公开(公告)号：CN102130025A

公开(公告)日：2011-07-20

申请号：CN201010551676.1

申请日：2010-11-16

Applicant: 三星电子株式会社

Inventor： 尹宣弼 ,  李硕灿

IPC: H01L21/60 ,  H01L23/00 ,  H01L23/488 ,  H01L23/49 ,  H01L21/98 ,  H01L25/065

CPC classification number: H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本公开公开了一种晶片、一种处理晶片的方法和一种制造半导体装置的方法。处理晶片的方法包括：提供半导体基底；在半导体基底的第一裸片区中形成包括第一电路的电路部并在半导体基底的第二裸片区中形成包括第二电路的电路部；形成与第一电路电通信的第一焊盘和与第二电路电通信的第二焊盘；在形成第一电路和第二电路后，形成至少一部分在第一裸片区和第二裸片区的边界内的导线，所述导线与第一电路和第二电路电隔离。导线形成在包含多个电路的晶片上。导线与形成在晶片内的电路隔离。芯片安装在晶片上，并且具有连接到晶片的导线的各自的芯片焊盘。然后，可以利用封装树脂来保护晶片并将晶片单片化。

公开(公告)号：CN1490845A

公开(公告)日：2004-04-21

申请号：CN03158494.2

申请日：2003-09-11

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  尹宣弼 ,  金星万

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823437 ,  H01L21/28247 ,  H01L29/4941 ,  H01L29/6656

Abstract: 本发明公开了一种半导体器件及其制造方法，其中盖层用于控制氧化过程中金属栅极图形各部分的相对氧化速率。盖层可以是多层结构，并且可以被蚀刻以在金属栅极图形的侧壁上形成绝缘隔离壁。盖层允许使用选择性氧化工艺来氧化衬底的一部分和金属栅极图形，同时抑制包含在金属栅极图形中的金属层的氧化，该氧化工艺可以是在富含氢气的环境中利用H2O和H2的分压的湿氧化工艺。这使得蚀刻对硅衬底以及金属栅极图形的边缘的损伤减小，同时基本上维持栅极绝缘层的初始厚度和金属层的电导性。

公开(公告)号：CN102623441B

公开(公告)日：2016-06-15

申请号：CN201210021184.0

申请日：2012-01-18

Applicant: 三星电子株式会社

Inventor： 李忠善 ,  尹宣弼 ,  宋炫静 ,  金晶焕 ,  闵台洪

IPC: H01L25/00 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L25/0657 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/13 ,  H01L24/16 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/16265 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2224/81 ,  H01L2224/83

Abstract: 公开了一种半导体装置和制造它们的方法。所述半导体装置可包括第一芯片、第一芯片上方的第二芯片、导电凸块、均匀一体底部填充材料和模制材料。导电凸块可在第一芯片的上表面和第二芯片的下表面之间延伸。均匀一体底部填充材料可置于第一芯片和第二芯片之间，包封导电凸块，并沿第二芯片的侧壁延伸。均匀一体底部填充材料的上表面可在与第二芯片的上表面平行的方向上延伸并与第二芯片的上表面相邻地设置。模制材料可位于第一芯片的上表面上方的均匀一体底部填充材料的外侧表面上，其中，模制材料通过均匀一体底部填充材料与第二芯片的侧壁分开，从而模制材料不接触第二芯片的侧壁。

公开(公告)号：CN102130025B

公开(公告)日：2015-03-11

申请号：CN201010551676.1

申请日：2010-11-16

Applicant: 三星电子株式会社

Inventor： 尹宣弼 ,  李硕灿

IPC: H01L21/60 ,  H01L23/00 ,  H01L23/488 ,  H01L23/49 ,  H01L21/98 ,  H01L25/065

CPC classification number: H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本公开公开了一种晶片、一种处理晶片的方法和一种制造半导体装置的方法。处理晶片的方法包括：提供半导体基底；在半导体基底的第一裸片区中形成包括第一电路的电路部并在半导体基底的第二裸片区中形成包括第二电路的电路部；形成与第一电路电通信的第一焊盘和与第二电路电通信的第二焊盘；在形成第一电路和第二电路后，形成至少一部分在第一裸片区和第二裸片区的边界内的导线，所述导线与第一电路和第二电路电隔离。导线形成在包含多个电路的晶片上。导线与形成在晶片内的电路隔离。芯片安装在晶片上，并且具有连接到晶片的导线的各自的芯片焊盘。然后，可以利用封装树脂来保护晶片并将晶片单片化。

公开(公告)号：CN102468281A

公开(公告)日：2012-05-23

申请号：CN201110356167.8

申请日：2011-11-08

Applicant: 三星电子株式会社

Inventor： 郑世泳 ,  尹宣弼 ,  宋昊建

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/48 ,  H01L21/50

CPC classification number: H01L23/481 ,  H01L24/81 ,  H01L25/0657 ,  H01L27/108 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/351 ,  Y10T428/12708 ,  H01L2924/00

Abstract: 本发明公开了一种半导体装置及其制造方法。该半导体装置包括：第一半导体芯片；第一连接结构，设置在第一半导体芯片的第一侧上；第二半导体芯片，设置在第一半导体芯片的第二侧上；以及第二连接结构，设置在第一半导体芯片和第二半导体芯片之间，其中，第二连接结构的数量少于第一连接结构的数量。