基于多级处理器的DCS系统动态分层通信方法及系统

    公开(公告)号:CN113568390B

    公开(公告)日:2021-12-14

    申请号:CN202111104165.X

    申请日:2021-09-22

    Abstract: 本发明公开了一种基于多级处理器的DCS系统动态分层通信方法及系统,包括以下步骤:获取多级处理器中多个处理器的性能指标;获取性能指标差值d;在性能指标差值d大于或等于阈值D时,对应存在业务交互的两个处理器中,性能指标高的处理器按照层次优先级执行处理性能指标低的处理器的至少一个功能,性能指标低的处理器停止执行对应功能。本发明的目的在于提供一种基于多级处理器的DCS系统动态分层通信方法及系统,通过这种方法,DCS系统的各节点中的多级处理器根据相邻处理器的处理性能指标进行判断,动态调整各自所承担的通信任务,有效的解决了因为单个处理器的性能下降导致通信质量降低的问题。

    一种核安全级DCS系统的高频脉冲计数系统及测量方法

    公开(公告)号:CN112327766A

    公开(公告)日:2021-02-05

    申请号:CN202011130846.9

    申请日:2020-10-21

    Abstract: 本发明公开了一种核安全级DCS系统的高频脉冲计数系统及测量方法,本发明的系统包括可编程逻辑器件;其中,所述可编程逻辑器件获取两路冗余的待测试脉冲输入信号;所述可编程逻辑器件采用测周法来测量0Hz~1000Hz频率范围的脉冲信号;所述可编程逻辑器件采用测频法来测量1000Hz~1MHz频率范围的脉冲信号。本发明基于可编逻辑器件,根据脉冲频率范围采用不同的频率测量方法来测量不同量程范围内的脉冲信号,能够保证不同量程范围内的测量精度以及核仪控系统的高可靠性。

    基于核电厂DCS平台的热备切换方法、系统、终端及介质

    公开(公告)号:CN112201378A

    公开(公告)日:2021-01-08

    申请号:CN202011130715.0

    申请日:2020-10-21

    Abstract: 本发明公开了基于核电厂DCS平台的热备切换方法,涉及安全级数字化控制领域,其技术方案要点是:包括两个主控模块,两个主控模块之间通过硬接线连接,并根据FPGA实时高效并行操作实现主用与备用主控模块之间交互状态;主用主控模块通过数据链路发送同步数据至备用主控模块;备用主控模块根据同步数据覆盖自身相应数据区,并跟随主用主控模块运行;将主用与备用主控模块的运行状态进行对比,并以择优状态判断是否需要主备切换;若需要,则主用主控模块将系统控制权及时转移给功能完备的备用主控模块完成主备切换。本发明利用FPGA高效快速并行的优点,并基于系统主备标识唯一实现方法和真值表逻辑判别主备方法,保证了系统中主设备不存在失效情况。

    一种核电厂DCS平台时钟源性能提高系统及方法

    公开(公告)号:CN113078900B

    公开(公告)日:2022-07-15

    申请号:CN202110341689.4

    申请日:2021-03-30

    Abstract: 本发明公开了一种核电厂DCS平台时钟源性能提高系统及方法,本发明的系统包括GPS接收机、数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器;接收机用于接收GPS信号并对其进行解析输出1PPS秒脉冲信号;数字鉴相器用于根据输入的接收机的1PPS和本地时钟源经所述分频器分频的1PPS之间的相位差值输出与差值线性相关的控制字;数字环路滤波器对数字鉴相器输出的控制字进行处理输出频率控制字;频率控制字选择器根据系统工作模式,选择输出相应的频率控制字以驱动直接数字频率合成器输出对应的性能优于本地时钟源频率特性的时钟信号。本发明提高核电厂DCS平台系统稳定性及可靠性。

    一种核安全级DCS系统的高频脉冲计数系统及测量方法

    公开(公告)号:CN112327766B

    公开(公告)日:2022-02-01

    申请号:CN202011130846.9

    申请日:2020-10-21

    Abstract: 本发明公开了一种核安全级DCS系统的高频脉冲计数系统及测量方法,本发明的系统包括可编程逻辑器件;其中,所述可编程逻辑器件获取两路冗余的待测试脉冲输入信号;所述可编程逻辑器件采用测周法来测量0Hz~1000Hz频率范围的脉冲信号;所述可编程逻辑器件采用测频法来测量1000Hz~1MHz频率范围的脉冲信号。本发明基于可编逻辑器件,根据脉冲频率范围采用不同的频率测量方法来测量不同量程范围内的脉冲信号,能够保证不同量程范围内的测量精度以及核仪控系统的高可靠性。

    一种FPGA架构的防止数据阻塞方法、装置、设备和介质

    公开(公告)号:CN112235163B

    公开(公告)日:2021-12-07

    申请号:CN202011132959.2

    申请日:2020-10-21

    Abstract: 本发明提供的一种FPGA架构的防止数据阻塞方法、装置、设备和介质,该方法通过通道动态开闭方法对待判断数据通道进行检测,将打开的通道作为有效数据通道,排除关闭的通道,使得不需要对每一个数据通道都进行轮询,仅对打开的通道进行轮询,有效减少轮询处理的数据量,缓解数据阻塞。然后选取其中一个有效数据通道的数据进行轮询,并通过超时预判方法对数据进行判断,当数据存在异常,则直接对下一有效数据通道的数据进行轮询,并重复执行通过超时预判方法对数据进行判断的步骤,直至所有有效数据通道完成轮询结束,已排除存在异常的数据,不对异常的数据进行轮询,减少轮询处理的数据量,缓解数据阻塞,保证核电厂安全DCS平台的数据的安全稳定性。

    一种用于核电厂SVDU的多图层显示协处理器

    公开(公告)号:CN113744122A

    公开(公告)日:2021-12-03

    申请号:CN202111112365.X

    申请日:2021-09-23

    Abstract: 本发明公开了一种用于核电厂SVDU的多图层显示协处理器,包括图层调度模块和图层处理模块;所述图层调度模块,内置多个基础指令,用于根据接收的控制指令选择相应的基础指令发送给所述图层处理模块;其中,所述控制指令由与所述多图层显示协处理器外接的主处理器生成;所述图层处理模块,用于根据所述基础指令生成相应的图像数据,并将所述图像数据传输至外接的显示设备进行显示。本发明的目的在于提供一种用于核电厂SVDU的多图层显示协处理器,减轻SVDU主处理器的时间任务开销,提升核电厂SVDU响应时间。

    基于多级处理器的DCS系统动态分层通信方法及系统

    公开(公告)号:CN113568390A

    公开(公告)日:2021-10-29

    申请号:CN202111104165.X

    申请日:2021-09-22

    Abstract: 本发明公开了一种基于多级处理器的DCS系统动态分层通信方法及系统,包括以下步骤:获取多级处理器中多个处理器的性能指标;获取性能指标差值d;在性能指标差值d大于或等于阈值D时,对应存在业务交互的两个处理器中,性能指标高的处理器按照层次优先级执行处理性能指标低的处理器的至少一个功能,性能指标低的处理器停止执行对应功能。本发明的目的在于提供一种基于多级处理器的DCS系统动态分层通信方法及系统,通过这种方法,DCS系统的各节点中的多级处理器根据相邻处理器的处理性能指标进行判断,动态调整各自所承担的通信任务,有效的解决了因为单个处理器的性能下降导致通信质量降低的问题。

    一种核电厂DCS平台网络运行态势感知方法及系统

    公开(公告)号:CN112333147A

    公开(公告)日:2021-02-05

    申请号:CN202011058488.5

    申请日:2020-09-30

    Abstract: 本发明公开了一种核电厂DCS平台网络运行态势感知方法,包括以下步骤:获取运行态势指标;产生初始聚类中心进行二次聚类获取各个链路在各个时段的态势值;获取各个链路的权重;获取各个链路的链路运行态势加权值。本发明还公开了一种核电厂DCS平台网络运行态势感知系统。本发明一种核电厂DCS平台网络运行态势感知方法及系统,使得核电厂DCS系统中零散的网络态势信息得到聚合,能够反映出系统中网络变化的整体情况。同时,根据网络态势加权值的变化情况,能够及时定位网络不稳定及故障时间点,方便系统网络维护和管理。

Patent Agency Ranking