半导体器件
    11.
    发明授权

    公开(公告)号:CN101452958B

    公开(公告)日:2010-12-15

    申请号:CN200810179265.7

    申请日:2008-12-04

    Abstract: 本发明提供一种半导体器件。将异质半导体角部区作为防止反向偏置电流集中在凸型角部的电流集中缓和区布置在异质半导体区中。由此,可以防止电流集中在凸型角部。结果,可以改善关断时的关断特性,并且还防止导通时在特定部分产生热点以抑制特定部分的劣化,由此确保了长期可靠性。另外,当半导体芯片用在L负载电路等中时,例如,在导通时或对关断状态的瞬态响应期间,在作为当出现过流或过压时的破坏耐受度的指标的例如短路阻抗负载量和雪崩阻抗量等的指标中,可以防止电流集中在特定部分,因此,可以改善这些破坏耐受度。

    半导体装置及其制造方法
    13.
    发明授权

    公开(公告)号:CN100481353C

    公开(公告)日:2009-04-22

    申请号:CN200610066559.X

    申请日:2006-03-30

    CPC classification number: H01L29/7828

    Abstract: 总的来说,本公开说明在反向偏压状态下表现出增大的电阻和减小的漏电流的半导体装置,还涉及用于制造该半导体装置的方法。例如,在一个实施例中,通过在形成于N-型外延层上的多晶硅层内引入P+或者P-型杂质来获得反向偏压状态下的增大电阻。另外,半导体装置维持正向偏压状态下的低电阻。为保持正向偏压电阻低,栅极附近的多晶硅层可以是N+型。此外,N+型源提取区形成在多晶硅层的表面,以将源极连接到漏极并维持正向偏压时的低电阻。

    半导体装置的制造方法
    14.
    发明公开

    公开(公告)号:CN101093797A

    公开(公告)日:2007-12-26

    申请号:CN200610082949.6

    申请日:2006-06-21

    Abstract: 本发明提供一种半导体装置的制造方法。该半导体装置包括由第一半导体材料制成的半导体基底;由第二半导体材料制成的异质半导体区,第二半导体材料具有与第一半导体材料不同的带隙,并且与半导体基底形成异质结。该异质结的形成是通过将半导体基底与由第二半导体材料制成的衬底接合起来而完成的。

    电器件
    15.
    发明授权

    公开(公告)号:CN105934847B

    公开(公告)日:2019-11-05

    申请号:CN201480073896.4

    申请日:2014-01-24

    Abstract: 本发明提供一种具有含有含硅负极活性物质的负极的锂离子二次电池等电器件,其能够更进一步提高循环耐久性。所述电器件具有包含单电池层的发电元件,该单电池层包含:在正极集电体的表面形成含有正极活性物质的正极活性物质层而得到的正极;在负极集电体的表面形成含有含硅负极活性物质的负极活性物质层而得到的负极;隔板。其中,该电器件以如下方式构成,在构成发电元件的单电池层的至少一层中,将负极活性物质层的面积设为A[m2]且将正极活性物质层的面积设为C[m2]时,满足式(1):0.91≤C/A<1。

    二次电池的充电控制方法及充电控制装置

    公开(公告)号:CN104471829B

    公开(公告)日:2017-03-15

    申请号:CN201380036732.X

    申请日:2013-05-22

    Abstract: 一种二次电池的充电控制方法,其中,所述二次电池具备正极、负极、以及非水电解液,所述正极含有具有电阻随着SOC增加而增大的特性的正极活性物质来作为正极活性物质,所述二次电池的充电控制方法具备:以设定电流值A1进行恒电流充电直至指定的上限电压V1的步骤;达到所述上限电压V1后,在所述上限电压V1下进行恒电压充电的步骤;在所述恒电压充电的充电电流降低至截止电流值A2时,结束对所述二次电池的充电的步骤,将所述截止电流值A2设定为满足下述式(I)、(II)关系的电流值,截止电流值A2≥设定电流值A1×X(I),X=(目标SOC下二次电池的电池电阻值R1[Ω]×设定电流值A1[A])/上限电压V1[V](II)。

    半导体装置的制造方法
    20.
    发明授权

    公开(公告)号:CN101101879B

    公开(公告)日:2010-12-01

    申请号:CN200710122884.8

    申请日:2007-07-06

    Abstract: 本发明提供一种半导体装置的制造方法。制备由半导体材料制成的半导体衬底,并在半导体衬底上形成异质半导体区,以在异质半导体区和半导体衬底之间的界面处形成异质结。异质半导体区由带隙与该半导体材料的带隙不同的半导体材料制成,异质半导体区的一部分包括膜厚薄于异质半导体区的其它部分的膜厚的膜厚控制部分。通过以等于膜厚控制部分的膜厚的厚度氧化异质半导体区,形成与异质结相邻的栅绝缘膜。在栅绝缘膜上形成栅电极。这使得可以制造包括具有较低的导通电阻以及较高的绝缘特性和可靠性的栅绝缘膜的半导体装置。

Patent Agency Ranking