-
公开(公告)号:CN110021595B
公开(公告)日:2022-12-06
申请号:CN201910018835.2
申请日:2019-01-09
Applicant: 株式会社村田制作所
IPC: H01L27/06
Abstract: 本发明提供能够抑制发射极电阻的增大且具有适合于高输出动作的构成的半导体装置。多个单位晶体管在基板的表面沿第一方向排列地配置。与单位晶体管对应地配置输入电容元件。在单位晶体管的发射极层连接发射极共用布线。在与发射极共用布线重叠的位置设置从发射极共用布线到达至基板的背面的导通孔。在单位晶体管的集电极层连接集电极共用布线。多个输入电容元件、发射极共用布线、多个单位晶体管以及集电极共用布线按上述记载顺序沿第二方向排列地配置。将多个输入电容元件与对应的单位晶体管的基极层连接的基极布线与发射极共用布线不物理性接触地交叉。
-
公开(公告)号:CN106817089A
公开(公告)日:2017-06-09
申请号:CN201611041657.8
申请日:2016-11-22
Applicant: 株式会社村田制作所
Abstract: 本发明提供在发送接收频率间隔较窄的频带中抑制接收频带的噪声产生的功率放大模块。功率放大模块,包括:第一输入端子,该第一输入端子输入第一频带中的第一发送信号;第二输入端子,该第二输入端子输入比第一频带的发送接收频率间隔窄的第二频带中的第二发送信号;第一放大电路,第一发送信号被输入至该第一放大电路,该第一放大电路将放大所述第一发送信号后的第一放大信号输出;第二放大电路,第二发送信号被输入至该第二放大电路,该第二放大电路将放大所述第二发送信号后的第二放大信号输出;第三放大电路,第一或第二放大信号被输入至该第三放大电路,该第三放大电路将放大所述第一或第二放大信号后的输出信号输出;以及衰减电路,该衰减电路设置在所述第二输入端子与所述第二放大电路之间,使第二频带中的接收频带分量衰减。
-
公开(公告)号:CN106560758A
公开(公告)日:2017-04-12
申请号:CN201610885337.4
申请日:2016-10-10
Applicant: 株式会社村田制作所
IPC: G05F3/26
CPC classification number: H03F1/0222 , G05F3/262 , H03F1/301 , H03F1/302 , H03F3/04 , H03F3/191 , H03F3/193 , H03F3/21 , H03F2200/18 , H03F2200/451
Abstract: 本发明提供一种无论电源电压如何变动,均能稳定地输出电流的电流输出电路。本发明的电流输出电路包括:第1FET,对该第1FET的源极提供电源电压,对该第1FET的栅极提供第1电压,并从该第1FET的漏极输出第1电流;第2FET,对该第2FET的源极提供电源电压,对该第2FET的栅极提供第1电压,并从该第2FET的漏极输出输出电流;第1控制电路,该第1控制电路控制第1电压,使得第1电流成为目标电平;以及第2控制电路,该第2控制电路进行使第1FET的漏极电压与第2FET的漏极电压相等的控制。
-
公开(公告)号:CN215646781U
公开(公告)日:2022-01-25
申请号:CN202121162014.5
申请日:2021-05-27
Applicant: 株式会社村田制作所
IPC: H04B1/40
Abstract: 提供一种抑制了多尔蒂型的发送功率放大电路与接收电路的隔离度劣化的小型的高频模块和通信装置。高频模块(1)具备具有彼此相向的主面(91a及91b)的模块基板(91)、多尔蒂型的功率放大电路(10)以及低噪声放大器(21),功率放大电路(10)具有载波放大器、峰值放大器以及相位电路(11D及12B),载波放大器的输入端子与相位电路(11D)的一端连接,峰值放大器的输入端子与相位电路(11D)的另一端连接,载波放大器的输出端子与相位电路(12B)的一端连接,峰值放大器的输出端子与相位电路(12B)的另一端连接,载波放大器和峰值放大器配置于主面(91a),低噪声放大器(21)配置于主面(91b)。
-
公开(公告)号:CN214851214U
公开(公告)日:2021-11-23
申请号:CN202120502760.8
申请日:2021-03-09
Applicant: 株式会社村田制作所
IPC: H04B1/40
Abstract: 提供一种高频模块和通信装置。高频模块(1)具备:具有彼此相向的主面(91a及91b)的模块基板(91);功率放大器(10);以及第一电路部件,其中,功率放大器(10)具有:放大元件(12及13);以及具有初级侧线圈(15a)和次级侧线圈(15b)的输出变压器(15),其中,初级侧线圈(15a)的一端与放大元件(12)的输出端子连接,初级侧线圈(15a)的另一端与放大元件(13)的输出端子连接,次级侧线圈(15b)的一端与功率放大器(10A)的输出端子连接,放大元件(12及13)配置于主面(91a),第一电路部件配置于主面(91b)。
-
-
-
-