Abstract:
본 발명은 시각정보 적응형 주파수 도약 시퀀스 생성기에 관한 것으로, 종래 하드 냅색 구조는 하나의 LFSR을 사용하기 때문에 장주기의 도약 시퀀스를 생성하기 위해서는 LFSR 및 PCR의 수를 증가시켜야 하므로 전체 시스템이 복잡해지고, 비화성을 위해 장주기의 도약 시퀀스를 생성할 경우 도약 패턴에 대한 동기 획득이 매우 어려워지는 문제점이 있다. 이러한 문제점을 감안한 본 발명은 주파수 도약 시퀀스 생성기에 있어서, 시퀀스 생성 파라미터 및 시각정보를 입력받아 m-시퀀스 또는 LFSR 상태값을 출력하는 LFSR블록(1)과, 시퀀스 생성 파라미터 및 시각정보를 입력받아 m-시퀀스를 생성하는 LFSR블록(2)~LFSR블록(K)과, 시퀀스 생성 파라미터를 입력받아 시퀀스를 출력하는 PCR(Pure Cyclic Register)(1)~PCR(N)과, 상기 LFSR블록(1)의 m-시퀀스 또는 LFSR 상태값과 LFSR블록(2)~LFSR블록(K)의 m-시퀀스 및 PCR(1)~PCR(N)의 시퀀스를 비트 단위로 곱하는 (N+K-1)개의 곱셈기와, 상기 각 곱셈기 출력값을 더하여 원하는 길이 P의 주파수 도약 시퀀스를 생성하는 BSA(Bit Serial Adder)로 구성되어 시스템 복잡도에 큰 영향을 주지 않고 효과적으로 적의 감청 및 도청에 대응할 수 있는 시퀀스 생성과 함께 빠른 동기 획득이 가능하다.
Abstract:
본 발명은 무선 통신 시스템에 관한 것으로서, 더 상세하게는 중계국을 포함하는 무선 통신시스템에서 예비 자원 할당을 통하여 효율적인 자원 관리를 위한 방법에 관한 것이다. 본 발명에 따르면, 예비 자원(reserve resource)을 기반으로 중계국에서 효과적인 HARQ 재전송이 수행하면 전송 지연을 획기적으로 줄일 수 있다. 특히, 중계국이 스스로 자원을 할당하는 비 중앙 집중화(decentralized) 자원 할당 방식을 선택하는 시스템의 중계국에 비교하여 개별 중계국에서 구현해야 기능이 간단하며, 전송 지연 측면에서도 비 중앙 집중화(decentralized) 자원 할당을 선택한 시스템과 거의 동일한 성능을 보일 수 있다.
Abstract:
The circuit provides the frame detector which is necessary for demultiplexing the received multiplexing signal sequence with the unit of channel in the receiving circuit of the communication system where the signal modulated by DM mode is multiplexed by time division multiplexing mode and is communicated. The circuit includes a D flip flop (31) reshaping the 1024 kbps multiplexing signal sequence with 1024 KHz clock input signal, a MLS detector (32) detecting the frame alignment signal of 15 bit length, an up/down counter (34) finding the correct frame channel from the MLS detector output, synchronizing a detection display block (36), deciding the acquisition or the existence of loss of the synchronous signal with the up/down counter output, and a frame clock generator (35) dividing the 1024 KHz clock and generating the 32 KHz clock synchronized with frame channel.