칩형 전기이중층 커패시터와 칩형 전기이중층 커패시터의 제조방법
    12.
    发明授权
    칩형 전기이중층 커패시터와 칩형 전기이중층 커패시터의 제조방법 失效
    片式电动双层电容器及其制造方法

    公开(公告)号:KR101067158B1

    公开(公告)日:2011-09-22

    申请号:KR1020090083543

    申请日:2009-09-04

    Abstract: 본 발명은 칩형 전기이중층 커패시터와 칩형 전기이중층 커패시터의 제조방법에 관한 것으로, 서로 다른 극성을 가지며 상호 반대되는 측면에 전극 단자가 각각 돌출 형성된 두 개의 전극과, 상기 두 개의 전극의 쇼트를 방지하고 상기 두 개의 전극 사이에 배치되는 제1 세퍼레이터와, 상기 두 개의 전극 중 하나의 전극을 기준으로 상기 제1 세퍼레이터와 대향하는 위치에 배치되는 제2 세퍼레이터를 포함하는 전기이중층 소자, 및 상기 두 개의 전극의 돌출된 전극 단자와 접합되게 배치되는 패키지 단자가 하면에 형성되고 상기 전기이중층 소자를 하우징하는 패키지;를 포함하되, 상기 전기이중층 소자는 상기 두 개의 전극의 반대 측면에 돌출된 전극 단자를 기준축으로 와인딩되고, 상기 전극 단자는 상기 패키지 단자와 각각 접합된다.
    전기이중층 커패시터(EDLC: Electric Double Layer Capactor), 세퍼레이터, 전극, 패키지

    칩형 전기 이중층 캐패시터 및 그 제조방법

    公开(公告)号:KR101060839B1

    公开(公告)日:2011-08-30

    申请号:KR1020090106575

    申请日:2009-11-05

    Abstract: 본 발명의 일 측면은, 상부가 개방된 수납공간을 제공하며, 상기 수납공간을 둘러싸는 측벽 상단을 따라 형성된 제1 걸림구조를 구비한 하부 케이스와, 상기 수납공간을 덮도록 상기 하부 케이스 상에 배치되며, 상기 제1 걸림구조에 대응되는 모서리 인접영역을 따라 형성되며 상기 제1 걸림구조와 대응되는 형상을 갖는 제2 걸림구조를 구비한 상부 캡과, 상기 하부 케이스의 외부면에 외부 접속을 위해서 노출된 제1 영역과, 상기 수납공간의 내부면에 내부 접속을 위해서 노출된 제2 영역을 가지며, 상기 하부 케이스에 인서트 성형된 제1 및 제2 외부 단자와, 상기 수납공간에 실장되며, 상기 제1 및 제2 외부 단자의 제2 영역에 전기적으로 연결된 전기 이중층 캐패시터 셀;을 포함하는 칩형 전기 이중층 캐패시터를 제공한다. 여기서, 상기 하부 케이스의 수납공간이 상기 상부 캡에 의해 밀폐되도록 상기 제1 및 제2 걸림구조는 서로 융착된 부분을 가지며, 상기 상부 캡은 상기 제2 걸림구조를 따라 그 내측에 형성되며 하향 연장된 차단벽을 갖는다.

    칩형 전기 이중층 캐패시터
    14.
    发明公开
    칩형 전기 이중층 캐패시터 失效
    芯片型双电层电容器

    公开(公告)号:KR1020110049525A

    公开(公告)日:2011-05-12

    申请号:KR1020090106574

    申请日:2009-11-05

    Abstract: PURPOSE: A chip-type electric double layer capacitor is provided to properly seal the gap between an external terminal and a protruded object, thereby effectively preventing an electrolyte from being leaked due to external impacts. CONSTITUTION: A chip-type electric double layer capacitor comprises a resin case, first and second external terminals(12a,12b), a sealing unit(15), and an electric double layer capacitor cell. The resin case includes a receiving space and is made of insulating resins. The first and second external terminals include a first area and a second area. The sealing unit is made of a groove formed in the resin case and a curable resin(15b) filled in the groove along with the circumference of either one of the first or second external terminal. The electric double layer capacitor cell is mounted in the receiving space and is electrically connected to the second area of the first and second external terminals.

    Abstract translation: 目的:提供一种芯片型双电层电容器,以适当地密封外部端子和突出物体之间的间隙,从而有效地防止电解液由于外部冲击而泄漏。 构成:芯片型双电层电容器包括树脂壳体,第一和第二外部端子(12a,12b),密封单元(15)和双电层电容器单元。 树脂壳体包括容纳空间并由绝缘树脂制成。 第一和第二外部端子包括第一区域和第二区域。 密封单元由形成在树脂壳体中的槽和与第一或第二外部端子中的任一个的圆周一起填充在槽中的可固化树脂(15b)制成。 电双层电容器单元安装在接收空间中,并且电连接到第一和第二外部端子的第二区域。

    팽창 밸브용 감온통의 설치 구조
    15.
    实用新型
    팽창 밸브용 감온통의 설치 구조 无效
    膨胀阀传感管的安装结构

    公开(公告)号:KR2019990021389U

    公开(公告)日:1999-06-25

    申请号:KR2019970034886

    申请日:1997-11-29

    Inventor: 박동섭 손길원

    Abstract: 본 고안은 증발기 입구 또는 출구에서의 증발기 온도를 감지하여 팽창 밸브를 제어하도록 증발기 튜브의 선단 또는 후단에 설치되는 팽창 밸브용 감온통의 설치 구조에 관한 것으로, 보다 상세하게는 감온통과 증발기 튜브와의 접촉 면적을 증가시키므로써, 증발기 온도를 정확하게 감지하여 팽창 밸브를 정확하게 제어할 수 있도록 한 팽창 밸브용 감온통의 설치 구조에 관한 것이다.
    이를 위한 본 고안에 따른 팽창 밸브용 감온통의 설치 구조는 증발기 입구 또는 출구에서의 냉매 온도를 감지하여 팽창 밸브를 제어하도록 체결 수단을 매개로 하여 증발기 튜브의 선단 또는 후단에 설치된 팽창 밸브용 감온통의 설치 구조에 있어서, 상기 감온통은 평면상의 접촉면을 구비하는 반원통형의 형상을 갖도록 형성되고, 상기 증발기 튜브에는 상기 감온통의 상기 접촉면에 대응하는 평면상의 재치면이 형성되어, 상기 체결 수단을 매개로 하여 접촉면이 상기 재치면과 접촉되도록 설치된 것을 특징으로 한다.

    전기 이중층 커패시터 패키지 및 그 제조방법
    16.
    发明授权
    전기 이중층 커패시터 패키지 및 그 제조방법 失效
    双电层电容器封装及其制造方法

    公开(公告)号:KR101101455B1

    公开(公告)日:2012-01-03

    申请号:KR1020100047517

    申请日:2010-05-20

    CPC classification number: Y02E60/13

    Abstract: 본 발명은 전기 이중층 커패시터 패키지 및 그 제조방법에 관한 것으로서, 본 발명의 일 실시 형태에 따른 전기 이중층 커패시터 패키지는 내부에 수납공간을 가지며 절연성 수지로 이루어진 외장 케이스; 상기 외장 케이스에 매립되며, 각각 상기 수납공간으로 노출되는 제1면과 상기 외장 케이스의 외부영역으로 노출되는 제2면을 갖는 제1 및 제2 외부 단자; 상기 수납공간에 서로 이격되어 배치되며, 상기 제1 외부단자와 연결되는 제1 커패시터 셀과 상기 제2 외부단자와 연결되는 제2 커패시터 셀; 및 상기 제1 및 제2 커패시터 셀을 직렬 연결하는 직렬 연결용 내부 단자;를 포함한다.

    전기 이중층 커패시터 패키지 및 그 제조방법
    17.
    发明公开
    전기 이중층 커패시터 패키지 및 그 제조방법 失效
    电双层电容器封装及其制造方法

    公开(公告)号:KR1020110127963A

    公开(公告)日:2011-11-28

    申请号:KR1020100047517

    申请日:2010-05-20

    CPC classification number: Y02E60/13 H01G11/78 H01G11/10 H01G11/76

    Abstract: PURPOSE: An electric double layer capacitor package and a manufacturing method thereof are provided to integrate an external case with an external terminal, thereby increasing the rate of using a space. CONSTITUTION: An electric double layer capacitor package includes a receiving space. An external case(10) is made of an insulating resin. First and second capacitor cells(20,30) are separated from the receiving space of the external case. A serial connection internal terminal(12) serially connects the first and second capacitor cells. First and second external terminals(11a,11b) are buried in the external case. The first and second external terminals have a first surface exposed to each receiving space and a second surface exposed to the external area of the external area. A first capacitor cell includes first and second electrodes(22a,22b) and a separation film(23). A second capacitor cell comprises first and second electrodes(32a,32b) and a separation film(33) which are different from the first and second electrodes and the separation film of the first capacitor cell.

    Abstract translation: 目的:提供一种双电层电容器封装及其制造方法以将外部外壳与外部端子集成,从而提高使用空间的速度。 构成:电双层电容器封装包括接收空间。 外壳(10)由绝缘树脂制成。 第一和第二电容器单元(20,30)与外部壳体的接收空间分离。 串联连接内部端子(12)串联连接第一和第二电容器单元。 第一和第二外部端子(11a,11b)被埋在外部壳体中。 第一外部端子和第二外部端子具有暴露于每个接收空间的第一表面和暴露于外部区域的外部区域的第二表面。 第一电容器单元包括第一和第二电极(22a,22b)和分离膜(23)。 第二电容器单元包括与第一和第二电极和第一电容器单元的分离膜不同的第一和第二电极(32a,32b)和分离膜(33)。

    전기 이중층 캐패시터 및 그 제조방법
    18.
    发明授权
    전기 이중층 캐패시터 및 그 제조방법 失效
    电双层电容器及其制造方法

    公开(公告)号:KR101069958B1

    公开(公告)日:2011-10-04

    申请号:KR1020090088739

    申请日:2009-09-18

    Abstract: 본발명은, 분리막과그 분리막을사이에두고교대로적층된적어도하나의제1 및제2 분극성전극을갖는전기이중층셀과, 상기전기이중층셀의대향하는제1 및제2 측면에각각형성된제1 외부전극및 제2 외부전극을포함하는전기이중층캐패시터를제공한다. 또한, 상기제1 분극성전극은, 제1 집전층과, 상기제1 집전층의대향하는양면중 상기분리막과마주하는면에형성된제1 활물질층을포함하고, 상기제1 외부전극에접속되도록상기전기이중층셀의제1 측면까지연장되되상기제2 외부전극과는절연되도록상기제2 측면과전기적으로분리되며, 상기제2 분극성전극은, 제2 집전층과, 상기제2 집전층의대향하는양면중 상기분리막과마주하는면에형성된제2 활물질층을포함하며, 상기제2 외부전극에접속되도록상기전기이중층셀의제2 측면까지연장되되상기제1 외부전극과는절연되도록상기제2 측면과전기적으로분리된다.

    칩형 전기 이중층 캐패시터

    公开(公告)号:KR101060850B1

    公开(公告)日:2011-08-31

    申请号:KR1020090106574

    申请日:2009-11-05

    Abstract: 본 발명은 내부에 수납공간을 가지며 절연성 수지로 이루어진 수지 케이스와, 상기 수지 케이스의 외부면에 외부 접속부가 노출되고 상기 수납공간의 내부면에 내부 접속부가 노출되도록 상기 수지 케이스에 인서트 성형된 제1 및 제2 외부 단와, 상기 제1 및 제2 외부 단자 중 적어도 하나의 둘레를 따라서 상기 수지 케이스에 형성된 홈부와 상기 홈부에 충전된 경화성 수지로 이루어진 실링부와, 상기 수납공간에 실장되며, 상기 제1 및 제2 외부 단자의 내부 접속부에 전기적으로 연결된 전기 이중층 캐패시터 셀을 포함한다.

    전기 이중층 커패시터 셀과 전기 이중층 커패시터의 제조방법 및 전기 이중층 커패시터 셀의 제조장치
    20.
    发明公开
    전기 이중층 커패시터 셀과 전기 이중층 커패시터의 제조방법 및 전기 이중층 커패시터 셀의 제조장치 失效
    用于制造电双层电容器电池和电双层电容器的方法和用于制造电双层电容器电池的装置

    公开(公告)号:KR1020110094441A

    公开(公告)日:2011-08-24

    申请号:KR1020100013813

    申请日:2010-02-16

    Abstract: PURPOSE: A method for manufacturing an electric double layer capacitor cell and a device thereof are provided to bury the first and second external terminals of an electric double layer capacitor in a lower case, thereby increasing efficiency of using a space. CONSTITUTION: An electrode material is printed on a conductive sheet to make a first electrode sheet(130) and a second electrode sheet(140). First and second unit electrodes(133a,143a) have first and second terminal drawing units(132a,142a). A separation film(134a) is arranged between the first and second electrode sheets. The first and second electrode sheets are laminated so that the first and second unit electrodes are overlapped. The laminated first and second electrode sheets are cut by the first and second unit electrodes.

    Abstract translation: 目的:提供一种用于制造双电层电容器单元的方法及其装置,以将双电层电容器的第一和第二外部端子埋入下壳体中,从而提高使用空间的效率。 构成:将电极材料印刷在导电片上以制成第一电极片(130)和第二电极片(140)。 第一和第二单元电极(133a,143a)具有第一和第二端子拉伸单元(132a,142a)。 分离膜(134a)布置在第一和第二电极片之间。 层叠第一和第二电极片,使得第一和第二单元电极重叠。 层叠的第一和第二电极片被第一和第二单元电极切割。

Patent Agency Ranking