-
1.发明授权
公开(公告)号：KR101079497B1
公开(公告)日：2011-11-03
申请号：KR1020100013813
申请日：2010-02-16
Applicant: 삼성전기주식회사
CPC classification number: H01G9/0029 , Y02E60/13 , Y10T29/413 , Y10T29/417 , Y10T29/49114 , Y10T29/4913
Abstract: 본발명은전기이중층커패시터셀과전기이중층커패시터의제조방법및 전기이중층커패시터셀의제조장치에관한것으로, 본발명에따른전기이중층커패시터셀의제조방법은도전성시트에제1 및제2 단자인출부가될 영역을제외한영역에전극물질을인쇄하여제1 및제2 전극시트를각각마련하는단계; 제1 및제2 단자인출부를갖는복수개의제1 및제2 단위전극이형성되도록상기제1 및제2 전극시트를펀칭하는단계; 상기제1 및제2 전극시트사이에분리막을배치하고, 상기복수의제1 및제2 단위전극이겹쳐지도록상기제1 및제2 전극시트를적층하는단계; 및상기적층된제1 및제2 전극시트를상기제1 및제2 단위전극으로절단하는단계;를포함한다.
-
公开(公告)号：KR101079400B1
公开(公告)日：2011-11-02
申请号：KR1020100009686
申请日：2010-02-02
Applicant: 삼성전기주식회사
IPC: H01G11/74
Abstract: 본발명은전기이중층커패시터셀, 이를포함하는전기이중층커패시터패키지및 이들의제조방법에관한것으로, 본발명에따른전기이중층커패시터셀은적층된복수개의전기이중층커패시터단위셀로이루어지고, 상기전기이중층커패시터단위셀은제1 및제2 단자인출부를갖는제1 및제2 집전체, 상기제1 및제2 집전체상에형성되는제1 및제2 전극, 및상기제1 및제2 전극사이에형성되는분리막을포함하며, 상기복수개의제1 및제2 단자인출부는하나로결합되며, 상기전기이중층커패시터단위셀에전기를인가하기위한외부단자와연결되는제1 및제2 접합부를구성한다.
-
公开(公告)号：KR101067177B1
公开(公告)日：2011-09-22
申请号：KR1020090086487
申请日：2009-09-14
Applicant: 삼성전기주식회사
IPC: H01G9/012
Abstract: 본 발명은 칩형 전기 이중층 커패시터 및 그 제조방법에 관한 것으로서, 내부에 수납공간을 가지며, 상기 수납공간의 각 모서리부에 실링부가 형성된 외장 케이스; 상기 외장 케이스에 매립되되, 일면은 상기 외장 케이스의 외부영역으로 노출되고, 타면은 상기 수납공간으로 노출되는 제1 및 제2 외부단자; 및 상기 수납공간에 배치되며, 상기 제1 및 제2 외부단자의 상기 수납공간으로 노출된 타면과 전기적으로 연결된 전기 이중층 커패시터 셀;을 포함하는 칩형 전기 이중층 커패시터를 제공하고, 또한 본 발명은 상기 칩형 전기 이중층 커패시터의 제조방법을 제공한다.
전기 이중층 커패시터, 표면 실장, 실링(sealing)-
公开(公告)号：KR1020110090100A
公开(公告)日：2011-08-10
申请号：KR1020100009686
申请日：2010-02-02
Applicant: 삼성전기주식회사
IPC: H01G11/74
Abstract: PURPOSE: An electric double layer capacitor cell, an electric double layer capacitor package comprising the same and methods for manufacturing the same are provided to reduce the resistance between a junction part and an external terminal while preventing the leakage of an electrolyte. CONSTITUTION: In an electric double layer condenser unit cell, first and second current collectors(111a, 121a, 141a, 111b, 131b, 151b) have first and second lead out terminal. First and second electrodes are formed in the first and second current collectors. An isolation film is arranged between the first electrode and the second electrode. The first and second lead out terminals are combined to be one body, and first and second junction part is connected to an external terminal to supply electricity to the electric double layer condenser unit cell.
Abstract translation: 目的：提供双电层电容器单元，包括该双电层电容器单元的双电层电容器封装及其制造方法，以在防止电解液泄漏的同时降低接合部与外部端子之间的电阻。 构成：在双电层电容器单电池中，第一和第二集电器（111a，121a，141a，111b，131b，151b）具有第一和第二引出端。 第一和第二电极形成在第一和第二集电器中。 隔离膜布置在第一电极和第二电极之间。 第一和第二引出端子组合为一体，第一和第二接合部分连接到外部端子以向双电层电容器单元供电。
-
公开(公告)号：KR1020110028866A
公开(公告)日：2011-03-22
申请号：KR1020090086487
申请日：2009-09-14
Applicant: 삼성전기주식회사
IPC: H01G9/012
Abstract: PURPOSE: A chip-type electric double layer capacitor and a manufacturing method thereof are provided to mount components on a surface without an additional structure. CONSTITUTION: A chip-type electric double layer capacitor(100) comprises an external case(110), the first and second external terminals(120a,120b), and an electric double layer capacitor cell(160). The external case has a receiving space(180). A sealing unit is formed on each edge of the receiving space. The electric double layer capacitor cell is arranged in the receiving space and is electrically connected to the first and second external terminals.
Abstract translation: 目的：提供一种芯片式双电层电容器及其制造方法，用于将部件安装在表面上而无需附加结构。 构成：芯片式双电层电容器（100）包括外部壳体（110），第一和第二外部端子（120a，120b）以及双电层电容器单元（160）。 外壳具有接收空间（180）。 在接收空间的每个边缘上形成密封单元。 电双层电容器单元布置在接收空间中并与第一和第二外部端子电连接。
-
Patent Agency Ranking
公开(公告)号：KR101133374B1
公开(公告)日：2012-06-21
申请号：KR1020090086085
申请日：2009-09-11
Applicant: 삼성전기주식회사
Abstract: 본 발명은 칩형 전기 이중층 커패시터에 관한 것으로서, 본 발명의 일 실시 형태에 따른 칩형 전기 이중층 커패시터는 내부에 수납공간을 가지며 절연성 수지로 이루어진 외장 케이스; 상기 외장 케이스에 매립되되, 상기 외장 케이스의 외부 표면과 상기 수납공간 내부를 연결하는 제1 및 제2 외부 단자; 상기 제1 및 제2 외부 단자와 상기 외장 케이스의 경계 면을 덮도록 형성되는 접착제층; 및 상기 수납공간에 실장되며, 상기 제1 및 제2 외부 단자 중 상기 수납공간에 제공된 영역에 전기적으로 연결된 전기 이중층 커패시터 셀;을 포함한다.
본 발명에 따른 칩형 전기 이중층 커패시터는 외장 케이스와 외부단자가 일체로 형성되어 공간활용도가 높아 전기 이중층 커패시터의 소형화, 경량화 및 고용량화가 가능하다. 또한 추가적인 구조물 없이 칩형 전기 이중층 커패시터 자체로서 표면 실장이 가능하다.
전기 이중층 커패시터, 표면 실장, 접착제층, 외부단자, 절연성 수지.-
公开(公告)号：KR101141447B1
公开(公告)日：2012-05-15
申请号：KR1020090117643
申请日：2009-12-01
Applicant: 삼성전기주식회사
IPC: H01G11/74
CPC classification number: H01G9/016 , H01G9/10 , H01G9/155 , H01G11/74 , H01G11/82 , Y02E60/13 , Y02T10/7022 , Y10T29/417
Abstract: 본 발명은 칩형 전기 이중층 커패시터에 관한 것으로, 본 발명에 따른 칩형 전기 이중층 커패시터는 내부에 수납공간을 가지며 절연성 수지로 이루어진 외장 케이스; 상기 외장 케이스에 매립되고, 상기 수납공간으로 노출되며, 복수 개로 구성되는 제1면과 상기 외장 케이스의 외부영역으로 노출되는 제2면을 가지는 제1 및 제2 외부단자; 및 상기 제1 및 제2 외부단자의 수납공간으로 노출된 복수 개의 제1면과 전기적으로 연결된 전기 이중층 커패시터 셀; 포함한다.
본 발명에 따른 칩형 전기 이중층 커패시터는 소형화, 경량화 및 고용량화가 가능하다. 또한 추가적인 구조물 없이 칩형 전기 이중층 커패시터 자체로서 표면 실장이 가능하고, ESR(Equivalent series resistance)이 낮은 특성을 갖는다.
전기 이중층 커패시터, 표면 실장, 외부단자, ESR, 절연성 수지.Abstract translation: 提供了一种芯片型双电层电容器，包括：外壳，具有设置在其中并由绝缘树脂形成的容纳空间; 第一外部端子和第二外部端子，所述第一外部端子和第二外部端子埋设在所述外壳中，每个所述外部端子具有暴露于所述容纳空间的多个第一表面和暴露于所述外壳的外部的第二表面 以及电双层电池，电连接到暴露于所述容纳空间的所述第一外部端子和所述第二外部端子的所述多个第一表面。 芯片型双电层电容器可以减小尺寸和重量并增加容量。 而且，芯片型双电层电容器允许在没有任何附加结构的情况下进行表面安装并且具有低等效串联电阻（ESR）。
-
公开(公告)号：KR101067178B1
公开(公告)日：2011-09-22
申请号：KR1020090083550
申请日：2009-09-04
Applicant: 삼성전기주식회사
CPC classification number: H01G9/155 , H01G9/016 , H01G9/10 , H01G11/74 , H01G11/80 , H01G11/82 , Y02E60/13
Abstract: 본 발명은 칩형 전기이중층 커패시터 및 그 패키지 구조에 관한 것으로, 전기이중층 소자를 하우징하고 상기 전기이중층 소자와 전기적으로 연결되는 패키지 단자가 하면에 형성되는 하부 패키지와, 상기 하부 패키지의 상부에 배치되고 상기 전기이중층 소자를 외부로부터 밀봉하는 상부 패키지를 포함하는 칩형 전기이중층 커패시터 패키지 구조에 있어서, 상기 패키지 단자는 상기 하부 패키지의 내부 하면과 외부 하면으로부터 돌출된 형상으로 형성되며 상기 하부 패키지의 외부 하면에는 적어도 두 쌍의 돌기부가 형성된다.
칩형 전기이중층 커패시터, 패키지, 패키지 단자, 리플로우-
公开(公告)号：KR101067168B1
公开(公告)日：2011-09-22
申请号：KR1020090097272
申请日：2009-10-13
Applicant: 삼성전기주식회사
CPC classification number: H01G9/155 , H01G9/016 , H01G11/12 , H01G11/74 , H01G11/82 , Y02E60/13 , Y10T29/417
Abstract: 본 발명은 칩형 전기 이중층 커패시터 및 그 제조방법에 관한 것으로서, 상면이 개방된 내부공간을 구비하고, 상기 내부공간 저면과 외부로 노출된 일부분이 상호 연결된 외부단자를 구비한 하부 케이스; 상기 하부 케이스의 상기 내부공간에 배치되며, 상기 외부단자의 상기 내부공간 저면으로 노출된 부분과 전기적으로 연결된 전기 이중층 커패시터 셀; 및 상기 내부공간을 덮도록 상기 하부 케이스 상에 장착된 상부 캡;을 포함하는 칩형 전기 이중층 커패시터를 제공하고, 또한 본 발명은 상기 칩형 전기 이중층 커패시터의 제조방법을 제공한다.
전기 이중층 커패시터, 외부단자, 표면 실장-
公开(公告)号：KR1020110049526A
公开(公告)日：2011-05-12
申请号：KR1020090106575
申请日：2009-11-05
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A chip-type electric double layer capacitor is provided to prevent interruptions in a sealing process due to a leaked electrolyte included in a polarization electrode during ultrasonic fusing. CONSTITUTION: A chip-type electric double layer capacitor comprises the following units. A lower case(31a) includes a first hook structure(33) formed along with an upper sidewall surrounding a receiving space of the lower case. An upper cap is arranged on the lower case to cover the receiving space. The upper cap has a shape corresponding to the first hook structure. First and second external terminals(32a,32b) include a first area and a second area. The electric double layer capacitor cell(40) is mounted in the receiving space and is electrically connected to the second area of the first and second external terminals.
Abstract translation: 目的：提供一种芯片型双电层电容器，以防止在超声波熔化期间由于偏振电极中包含的泄漏电解质而产生的密封过程中断。 构成：片式双电层电容器包括以下单元。 下壳体（31a）包括与围绕下壳体的容纳空间的上侧壁一起形成的第一钩结构（33）。 上盖布置在下壳体上以覆盖容纳空间。 上盖具有与第一钩结构对应的形状。 第一和第二外部端子（32a，32b）包括第一区域和第二区域。 电双层电容器单元（40）安装在接收空间中并电连接到第一和第二外部端子的第二区域。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.023 seconds)
