-
公开(公告)号：KR1020030002464A
公开(公告)日：2003-01-09
申请号：KR1020010038081
申请日：2001-06-29
Applicant: 삼성전자주식회사
Inventor： 구형완
IPC: H03M1/66
CPC classification number: H03M1/742 , H03M2201/6372 , H03M2201/814
Abstract: PURPOSE: A current output type digital/analog converter is provided, which reduces a differential linearity of an output current value by increasing a channel width of a transistor included in a 16 times or 32 times current source. CONSTITUTION: According to a current output type digital/analog converter comprising units outputting current value respectively and being connected to a common port, each unit comprises the first and the second current sources(192,196) outputting an upper data bit group and including a plurality of serially connected transistors, and the third current source(194) outputting a lower data bit group and including at least one transistor. At least one of the transistors of the first and the second current source has a different channel width from other transistors.
Abstract translation: 目的：提供电流输出型数字/模拟转换器，通过增加包含在16倍或32倍电流源中的晶体管的沟道宽度来减小输出电流值的微分线性度。 构成：根据电流输出型数字/模拟转换器，其包括分别输出电流值并连接到公共端口的单元，每个单元包括第一和第二电流源（192,196），其输出上数据位组并且包括多个 串联连接的晶体管，第三电流源（194）输出下部数据位组并且包括至少一个晶体管。 第一和第二电流源的至少一个晶体管具有与其它晶体管不同的沟道宽度。
-
公开(公告)号：KR100190530B1
公开(公告)日：1999-06-01
申请号：KR1019960044952
申请日：1996-10-09
Applicant: 삼성전자주식회사
Inventor： 구형완
IPC: H03M1/12
Abstract: 본 발명은 아날로그-디지탈 변환장치에 관한 것으로서, 구체적으로는 입력 신호가 고주파일 경우 세틀링 타임을 줄이기 위한 샘플앤드홀드회로에 관한 것으로서, 소정의 샘플링된 전압에 응답하여 디지탈 코드 신호를 출력하는 아날로그-디지탈 변환회로와, 상기 샘플링된 전압과 상기 디지탈 코드 신호에 응답하여 상기 두 신호간의 전압차를 증폭하여 출력하는 멀티플라잉댁회로와, 상기 디지탈 코드 신호를 입력받아 이를 비트정정후 최종적인 디지탈 코드 신호를 출력하는 디지탈 비트정정 회로를 구비한 아날로그-디지탈 변환장치의 샘플앤드 홀드 회로에 있어서, 소정 선택신호에 응답하여 복수개의 출력단자중 어느 하나의 출력단자를 선택하는 선택부와; 상기 선택된 출력단자를 통해 출력되는 소정 신호에 응답하여 제 1 기준전압을 출력하는 제 1 기준전압부와; 상기 제 1 기준전압과 제 1 차동 아날로그 입력전압과 제 1 및 제 2 제어신호에 응답하여 상기 제 1 차동 아날로그 입력전압을 샘플링하고 이를 일시적으로 유지한 후 증폭기를 통해 상기 샘플링된 전압을 출력하는 제 1 샘플앤드홀드부와; 상기 선택된 출력단자를 통해 출력되는 소정 신호에 응답하여 제 2 기준전압을 출력하는 제 2 기준전압부와; 상기 제 2 기준전압과 제 2 차동 아날로그 입력전압과 상기 제 1 및 제 2 제어신호에 응답하여 상기 제 2 차동 아날로그 입력전압을 샘플링하고 이를 일시적으로 유지한 후 상기 증폭기를 통해 상기 샘플링된 전압을 출력하는 제 2 샘플앤드홀드부로 이루어졌다.
-
公开(公告)号：KR1019970055574A
公开(公告)日：1997-07-31
申请号：KR1019950052711
申请日：1995-12-20
Applicant: 삼성전자주식회사
Inventor： 구형완
IPC: H03M1/00
Abstract: 본 발명은 디지탈/아날로그 변환기의 스위치회로에 관해 개시한다. 종래의 디지탈/아날로그 변환기는 변환기의 입력에 하위비트가 인가되면 전류가 흐르지 않하야 됨에도 불구하고 전류가 흘러서 불필요하게 전력을 소모하지만 본 발명의 디지탈/아날로그 변환기는 클럭발생기와 NMOS트랜지스터를 스위치회로에 부가하여 불필요하지만 전류의 흐름을 차단함으로써 전력소모를 감소시킬 수가 있다.
-
-
公开(公告)号：KR100549873B1
公开(公告)日：2006-02-06
申请号：KR1020050114260
申请日：2005-11-28
Applicant: 삼성전자주식회사
Inventor： 구형완
Abstract: 출력임피던스를 개선시킨 차동 스위칭 회로를 개시한다. 본 발명의 회로는 제1출력노드와 공통노드 사이에 제1트랜지스터를 연결하고, 제2출력노드와 상기 공통노드 사이에 제2트랜지스터를 연결한다. 스위칭 구동부는 입력 데이터신호에 응답하여 상기 제1 및 제2트랜지스터를 서로 상보적으로 구동하기 위한 제1 및 제2 구동신호를 발생한다. 상기 제1 또는 제2트랜지스터의 턴온 동작시 상기 제1 또는 제2구동신호의 전압레벨은 상기 제1 또는 제2출력노드의 전압변동에 관계없이 상기 제1 또는 제2 트랜지스터가 항상 포화영역에서 동작하도록 유지된다. 따라서, 제1 또는 제2 트랜지스터가 항상 포화영역에서 동작되므로 출력임피던스가 개선된다.
-
Patent Agency Ranking
公开(公告)号：KR1020050056630A
公开(公告)日：2005-06-16
申请号：KR1020030089670
申请日：2003-12-10
Applicant: 삼성전자주식회사
Inventor： 구형완
IPC: H03K3/011
CPC classification number: H03K17/04106 , H03M1/685 , H03M1/687 , H03M1/745 , H03M1/747
Abstract: 출력임피던스를 개선시킨 차동 스위칭 회로를 개시한다. 본 발명의 회로는 제1출력노드와 공통노드 사이에 제1트랜지스터를 연결하고, 제2출력노드와 상기 공통노드 사이에 제2트랜지스터를 연결한다. 스위칭 구동부는 입력 데이터신호에 응답하여 상기 제1 및 제2트랜지스터를 서로 상보적으로 구동하기 위한 제1 및 제2 구동신호를 발생한다. 상기 제1 또는 제2트랜지스터의 턴온 동작시 상기 제1 또는 제2구동신호의 전압레벨은 상기 제1 또는 제2출력노드의 전압변동에 관계없이 상기 제1 또는 제2 트랜지스터가 항상 포화영역에서 동작하도록 유지된다. 따라서, 제1 또는 제2 트랜지스터가 항상 포화영역에서 동작되므로 출력임피던스가 개선된다.
-
公开(公告)号：KR1020000065904A
公开(公告)日：2000-11-15
申请号：KR1019990012657
申请日：1999-04-10
Applicant: 삼성전자주식회사
Inventor： 구형완
IPC: H03M1/66
CPC classification number: H03M1/765 , H03M2201/622
Abstract: PURPOSE: A digital-analog converter is provided to output signals with high accuracy by supplying uniform amount of current to a current-voltage converter by changing an output impedence of a switching part in response to the change of voltage level of an output signal from the current-voltage converter. CONSTITUTION: A digital-analog converter includes a current supply(100), a latch(200), a switch(300), a decoder(400) and current-voltage converter(500). The current supply supplies currents each of which has a predetermined amount to the switch. The latch latches external data having plural bits. The switch switches the currents from the current supply under the control of the data from the latch. The decoder decodes corresponding data among the data pieces output from the latch to generate a switching control signals. The current-voltage converter converts current corresponding to sum of the currents transmitted through the switch into a voltage to output it as an output signal under the control of the switching control signal. The current-voltage converter also varies the output impedance of the switch under the control of the switching control signal. When the voltage level of the output signal from the current-voltage converter is varied, the output impedance of the switch is changed to allow the currents from the current supply to be provided to the current-voltage converter, to thereby output an output signal with improved accuracy.
Abstract translation: 目的：提供数字模拟转换器，通过根据来自电流 - 电压转换器的输出信号的电压电平的变化改变开关部分的输出阻抗，向电流 - 电压转换器提供均匀的电流，以高精度输出信号 电流 - 电压转换器。 构成：数模转换器包括电流源（100），锁存器（200），开关（300），解码器（400）和电流 - 电压转换器（500）。 电流源向开关提供各自具有预定量的电流。 锁存器锁存具有多个位的外部数据。 开关在来自锁存器的数据控制下切换来自电流源的电流。 解码器解码从锁存器输出的数据段中的对应数据，以产生切换控制信号。 电流 - 电压转换器将对应于通过开关传输的电流之和的电流转换成电压，以在开关控制信号的控制下将其输出为输出信号。 电流 - 电压转换器还可以在开关控制信号的控制下改变开关的输出阻抗。 当来自电流 - 电压转换器的输出信号的电压电平发生变化时，开关的输出阻抗发生变化，使来自电流源的电流被提供给电流 - 电压转换器，从而输出输出信号 提高准确度。
-
公开(公告)号：KR100183780B1
公开(公告)日：1999-04-15
申请号：KR1019950052711
申请日：1995-12-20
Applicant: 삼성전자주식회사
Inventor： 구형완
IPC: H03M1/00
Abstract: 본 발명은 디지탈/아날로그 변환기의 스위치회로에 관해 게시한다. 종래의 디지탈/아날로그 변환기는 변환기의 입력에 하위비트가 인가되면 전류가 흐르지 않아야됨에도 불구하고 전류가 흘러서 불필요하게 전력을 소모하지만 본 발명의 디지탈/아날로그 변환기는 클럭발생기와 NMOS트랜지스터를 스위치회로에 부가하여 불필요한 전류의 흐름을 차단함으로써 전력소모를 감소시킬 수가 있다.
-
公开(公告)号：KR1019980026513A
公开(公告)日：1998-07-15
申请号：KR1019960044952
申请日：1996-10-09
Applicant: 삼성전자주식회사
Inventor： 구형완
IPC: H03M1/12
Abstract: 본 발명은 아날로그-디지탈 변환장치에 관한 것으로서, 구체적으로는 입력 신호가 고주파일 경우 세틀링 타임을 줄이기 위한 샘플앤드홀드회로에 관한 것으로서, 소정의 샘플링된 전압에 응답하여 디지탈 코드 신호를 출력하는 아날로그-디지탈 변환회로와, 상기 샘플링된 전압과 상기 디지탈 코드 신호에 응답하여 상기 두 신호간의 전압차를 증폭하여 출력하는 멀티플라잉댁회로와, 상기 디지탈 코드 신호를 입력받아 이를 비트정정후 최종적인 디지탈 코드 신호를 출력하는 디지탈 비트정정 회로를 구비한 아날로그-디지탈 변환장치의 샘플앤드 홀드 회로에 있어서, 소정 선택신호에 응답하여 복수개의 출력단자중 어느 하나의 출력단자를 선택하는 선택부와; 상기 선택된 출력단자를 통해 출력되는 소정 신호에 응답하여 제 1 기준전압을 출력하는 제 1 기준전압부와; 상기 제 1 기준전압과 제 1 차동 아날로그 입력전압과 제 1 및 제 2 제어신호에 응답하여 상기 제 1 차동 아날로그 입력전압을 샘플링하고 이를 일시적으로 유지한 후 증폭기를 통해 상기 샘플링된 전압을 출력하는 제 1 샘플앤드홀드부와; 상기 선택된 출력단자를 통해 출력되는 소정 신호에 응답하여 제 2 기준전압을 출력하는 제 2 기준전압부와; 상기 제 2 기준전압과 제 2 차동 아날로그 입력전압과 상기 제 1 및 제 2 제어신호에 응답하여 상기 제 2 차동 아날로그 입력전압을 샘플링하고 이를 일시적으로 유지한 후 상기 증폭기를 통해 상기 샘플링된 전압을 출력하는 제 2 샘플앤드홀드부로 이루어졌다.
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.02 seconds)
