公开(公告)号：US4350976A

公开(公告)日：1982-09-21

申请号：US215134

申请日：1980-12-10

Applicant: Roger Benoit-Gonin ,  Jean L. Berger ,  Jean L. Coutures

Inventor： Roger Benoit-Gonin ,  Jean L. Berger ,  Jean L. Coutures

IPC: H03M1/66 ,  H03M1/00 ,  H03K13/02

CPC classification number: H03M1/00 ,  H03M2201/02 ,  H03M2201/2241 ,  H03M2201/2266 ,  H03M2201/2291 ,  H03M2201/3105 ,  H03M2201/3178 ,  H03M2201/4135 ,  H03M2201/4212 ,  H03M2201/4233 ,  H03M2201/4262 ,  H03M2201/81 ,  H03M2201/8128 ,  H03M2201/814 ,  H03M2201/837

Abstract: Successive two-trip traversals of charges between gates G.sub.0 and G.sub.2 make it possible to obtain beneath gates G.sub.1 and G.sub.2 quantities of charges equal to Q.sub.R, Q.sub.R /2, Q.sub.R /2.sup.2 . . . Q.sub.R /2.sup.i. A readout device for reading charges and connected to gates G.sub.2 and G.sub.4 generates voltages V.sub.R and V.sub.Ri =a.sub.0 .multidot.V.sub.R +a.sub.1 .multidot.V.sub.R /2+ . . . +a.sub.i-1 .multidot.V.sub.R /2.sup.i-1 +V.sub.R /2.sup.i which are compared with a voltage sample V.sub.x to be coded in order to determine by successive approximations the coefficients a.sub.0 . . . a.sub.n which are equal to 0 or to 1 such that V.sub.x =a.sub.0 .multidot.V.sub.R +a.sub.1 .multidot.V.sub.R /2+ . . . +a.sub.n .multidot.V.sub.R /2.sup.n. Depending on the value of a.sub.i, each quantity of charges Q.sub.R /2.sup.i stored beneath gate G.sub.1 is removed beneath diode D.sub.e or stored beneath gate G.sub.3 and then transferred beneath gate G.sub.4.

Abstract translation: 栅极G0和G2之间的电荷的连续两次跳变使得可以获得栅极G1和G2之下的等于QR，QR / 2，QR / 22的电荷量。 。 。 QR / 2i 用于读取电荷并连接到门G2和G4的读出装置产生电压VR和VRi = a0xVR + a1xVR / 2 +。 。 。 + ai-1xVR / 2i-1 + VR / 2i，其与要编码的电压采样Vx进行比较，以便通过逐次逼近来确定系数a0。 。 。 a等于0或1，使得Vx = a0xVR + a1xVR / 2 +。 。 。 + anxVR / 2n。 根据ai的值，存储在栅极G1下方的每个电荷量QR / 2i在二极管De下方被去除或存储在栅极G3下方，然后在栅极G4下方传送。

公开(公告)号：US4381499A

公开(公告)日：1983-04-26

申请号：US318887

申请日：1981-11-06

Applicant: Holger Struthoff

Inventor： Holger Struthoff

IPC: H03M1/78 ,  H03M1/00 ,  H03K13/02

CPC classification number: H03M1/00 ,  H03M2201/02 ,  H03M2201/3115 ,  H03M2201/3131 ,  H03M2201/3136 ,  H03M2201/3168 ,  H03M2201/4135 ,  H03M2201/4225 ,  H03M2201/4233 ,  H03M2201/4262 ,  H03M2201/814 ,  H03M2201/931

Abstract: A monolithic integrable R-2R resistor network comprises a number of series resistors connected to a terminal resistor; and a plurality of 2R resistor units each capable of being switched by two electronic switches either to ground or to another reference point, a different plurality of 2R resistor units being coupled to the nodes between each of the series resistors, to the node between the terminal resistor and the last resistor of the series resistors and to the node ahead of the first resistor of the series resistors. To compensate for the effects of the variations of the switch resistances caused during manufacture by process parameter fluctuations upon the accuracy of a D/A converter, a switch structure is inserted at each of the nodes which, with respect to the two electronic switches, is of the same kind, and which is permanently in an electrically conducting state. Preferably, there are used insulated-gate field-effect transistors and insulated-gate field-effect transistor structures, the identical electrodes of which, for example, the source electrodes, are directly connected to each of the nodes.

Abstract translation: 单片可积分R-2R电阻网络包括连接到端子电阻器的多个串联电阻器; 以及多个2R电阻单元，每个能够被两个电子开关切换到接地或另一个参考点，不同的多个2R电阻单元耦合到每个串联电阻之间的节点到端子之间的节点 电阻器和串联电阻器的最后一个电阻器，并连接到串联电阻器的第一个电阻器前面的节点。 为了补偿由于工艺参数波动而产生的开关电阻的变化对D / A转换器的精度的影响，在每个节点处插入开关结构，相对于两个电子开关 并且永久地处于导电状态。 优选地，使用绝缘栅场效应晶体管和绝缘栅场效应晶体管结构，其相同的电极例如源电极直接连接到每个节点。

公开(公告)号：US4349777A

公开(公告)日：1982-09-14

申请号：US204929

申请日：1980-11-07

Applicant: Masakazu Mitamura

Inventor： Masakazu Mitamura

IPC: G01R1/28 ,  G05F1/56 ,  H03M1/00 ,  G01R27/14 ,  G05F1/58 ,  G05F1/613

CPC classification number: G05F1/561 ,  H03M1/00 ,  H03M2201/02 ,  H03M2201/14 ,  H03M2201/3115 ,  H03M2201/3131 ,  H03M2201/3168 ,  H03M2201/4135 ,  H03M2201/4225 ,  H03M2201/4233 ,  H03M2201/4266 ,  H03M2201/60 ,  H03M2201/6121 ,  H03M2201/814

Abstract: A plurality of metal resistance elements and a metal resistance element for compensation use are formed on a common substrate and placed under the same temperature condition. A reference current is applied to the metal resistance element for compensation use to yield an auxiliary reference voltage. A plurality of switches are individually connected in series to the reference metal resistance elements and the auxiliary reference voltage is provided to the series circuits to selectively control the switches, thereby obtaining various currents.

Abstract translation: 在公共基板上形成多个金属电阻元件和用于补偿的金属电阻元件，并置于相同的温度条件下。 将参考电流施加到用于补偿使用的金属电阻元件以产生辅助参考电压。 多个开关分别与参考金属电阻元件串联连接，并且辅助参考电压被提供给串联电路以选择性地控制开关，从而获得各种电流。

公开(公告)号：US4338590A

公开(公告)日：1982-07-06

申请号：US110135

申请日：1980-01-07

Applicant: Joseph J. Connolly, Jr. ,  James B. Cecil

Inventor： Joseph J. Connolly, Jr. ,  James B. Cecil

IPC: H03M1/00 ,  H03K13/02

CPC classification number: H03M1/00 ,  H03M2201/02 ,  H03M2201/3115 ,  H03M2201/3131 ,  H03M2201/3136 ,  H03M2201/3168 ,  H03M2201/4135 ,  H03M2201/4225 ,  H03M2201/4233 ,  H03M2201/4262 ,  H03M2201/6121 ,  H03M2201/63 ,  H03M2201/814

Abstract: A multi-stage resistive ladder network which uses extra stages to trim out resistance discrepencies. All of the stages are interconnected in a series. Nominally, current is divided in half within each stage. Half of the current is gated onto a bus in response to logic control signals, and the other half of the current is passed onto the next succeeding stage. Due to various processing limitations, the resistors comprising each stage vary slightly from their nominal value, which in turn upsets the current division. To compensate for this additional current dividing stages are serially connected to the last stage of the ladder. Current from these additional stages are selectively coupled onto the bus in response to the logic signals in addition to the current which is normally coupled thereto.

Abstract translation: 一个多级电阻梯形网络，使用额外的级来修剪阻抗差异。 所有的阶段都是相互联系的。 名义上，目前在每个阶段都分成两半。 响应于逻辑控制信号，一半的电流被门控在总线上，而另一半的电流被传递到下一个后续阶段。 由于各种处理限制，包括每个级的电阻器与它们的标称值略有不同，这反过来扰乱了当前的划分。 为了补偿这个额外的电流分级级与梯子的最后阶段串联连接。 来自这些附加级的电流除了通常耦合到其上的电流之外还响应于逻辑信号而选择性地耦合到总线上。

公开(公告)号：KR1020160002433A

公开(公告)日：2016-01-08

申请号：KR1020140080452

申请日：2014-06-30

Applicant: 엘지디스플레이 주식회사

Inventor： 김창균 ,  송홍성 ,  정태영

IPC: G09G3/20 ,  H03M1/66

CPC classification number: H03M1/66 ,  G02F1/133 ,  G09G3/20 ,  G09G5/006 ,  H03M2201/61 ,  H03M2201/814 ,  H03M2201/932

Abstract: 본발명은비디오데이터를저장하는저장레지스터와, 기준감마전압을기준으로정해진극성반전방식에따라비디오데이터를아날로그전압으로변환하는디지털아날로그컨버터와, 아날로그전압을출력신호로서출력하는출력버퍼를포함하고, 디지털아날로그컨버터는, 포지티브(Positive) 구동을위한 2가지극형의트랜지스터를포함하는포지티브디지털아날로그컨버터와, 네거티브(Negative) 구동을위한 2가지극형의트랜지스터를포함하는네거티브디지털아날로그컨버터를포함하는데이터구동집적회로와이를포함하는표시장치에관한것이다.

Abstract translation: 数据驱动集成电路及其显示装置技术领域本发明涉及数据驱动集成电路及包括该电路的显示装置。 数据驱动集成电路包括：用于存储视频数据的存储寄存器; 数模转换器，其根据相对于参考伽马电压确定的极性反转方案将视频数据转换为模拟电压; 以及用于输出模拟电压作为输出信号的输出缓冲器。 数模转换器包括一个正数字模拟转换器，包括用于正驱动的双极晶体管，以及包括用于负驱动的双极晶体管的负数模转换器。

公开(公告)号：KR1020100041364A

公开(公告)日：2010-04-22

申请号：KR1020080100513

申请日：2008-10-14

Applicant: 엘지이노텍 주식회사

Inventor： 박청용

IPC: H03M1/66

CPC classification number: H03M1/362 ,  H03M2201/61 ,  H03M2201/64 ,  H03M2201/814

Abstract: PURPOSE: An A/D converter is provided to improve the distortion of a signal by using a transmission gate switch and reducing an offset voltage. CONSTITUTION: A reference voltage generating part(10) respectively outputs a plurality of reference voltage signals which are generated at a resistor string with a plurality of resistor. A plurality of transmission gate switches(40) receives each reference voltage signal from the reference voltage generating part. The transmission gate switch maintains the state of the reference voltage signal without the offset voltage change. A plurality of comparators(20) respectively outputs 0 or 1 by comparing the input signal of the unit pixel and a reference voltage signal. An encoding unit(30) outputs the digital signal of N bit by encoding the output from the comparator.

Abstract translation: 目的：提供A / D转换器，通过使用传输门极开关并降低偏移电压来改善信号的失真。 构成：参考电压产生部分（10）分别输出在电阻器串上产生的多个参考电压信号与多个电阻器。 多个传输门开关（40）从参考电压产生部分接收每个参考电压信号。 传输门开关保持参考电压信号的状态，而不会发生偏移电压变化。 多个比较器（20）通过比较单位像素的输入信号和参考电压信号分别输出0或1。 编码单元（30）通过对比较器的输出进行编码来输出N位的数字信号。

公开(公告)号：KR1020060099307A

公开(公告)日：2006-09-19

申请号：KR1020050020679

申请日：2005-03-11

Applicant: 엘지전자 주식회사

Inventor： 이우열

IPC: H03M1/68

CPC classification number: H03M1/662 ,  H03M1/002 ,  H03M1/361 ,  H03M2201/2216 ,  H03M2201/615 ,  H03M2201/62 ,  H03M2201/625 ,  H03M2201/814 ,  H03M2201/8152

Abstract: 주파수 특성을 보상하기 위한 보상용 콘덴서의 용량을 줄여 보상용 콘덴서의 면적을 줄이고, 12비트 이상의 고해상도를 가지는 신호를 왜곡됨이 없이 처리하는 MDAC(Multiplying Digital to analog converter)를 제공한다.
SHA(Sampling and Holding Amplifier) 또는 MDAC로부터 입력되는 신호에서 플래쉬 ADC(Analog to digital converter)가 디지털 신호로 변환한 레벨을 감산하는 감산기와, 제 1 바이어스 전압에 따라 정전류가 흐르는 제 1 및 제 2 정전류원과, 상기 제 1 정전류원으로 정전류가 흐르면서 상기 감산기의 출력신호를 캐스코드 증폭하는 제 1 증폭기와, 상기 제 1 증폭기의 증폭이득을 부스팅하여 증가시키는 제 1 및 제 2 부스팅용 증폭기와, 상기 제 2 정전류원으로 정전류가 흐르면서 상기 제 1 증폭기의 증폭신호를 차동 증폭하여 출력단자로 출력하는 제 2 증폭기와, 상기 제 1 및 제 2 증폭기의 사이에 구비되는 제 1 및 제 2 보상용 콘덴서로 이루어지는 것으로 제 1 및 제 2 보상용 콘덴서가 차지하는 면적 및 소모전력을 줄이고, 고해상도의 신호를 왜곡이 발생됨이 없이 처리한다.
MDAC, ADC, 파이프라인 ADC, 보상용 콘덴서, DCL, 감산기, 부스팅용 증폭기

公开(公告)号：KR1020040098206A

公开(公告)日：2004-11-20

申请号：KR1020030030502

申请日：2003-05-14

Applicant: 학교법인 계명대학교

Inventor： 채용웅 ,  임신일

IPC: H03M1/12

CPC classification number: H03M1/38 ,  H03M2201/814 ,  H03M2201/932

Abstract: PURPOSE: An analog-digital converter for providing a reference voltage by using analog memories instead of serial resistors is provided to reduce the size and the power consumption by using the analog memories instead of the serial resistors. CONSTITUTION: An analog-digital converter includes a plurality of analog memories, a plurality of comparators, and a decoder. The analog memories(M1-Mn) are composed of injectors and transistors in order to provide predetermined voltages. The comparators(comp1-compn) are used for receiving external signals and a reference voltage from one of analog memories and comparing the external signals with the reference voltage. The decoder(211) is used for outputting a digital signal by combining output signals of the comparators.

Abstract translation: 目的：提供使用模拟存储器而不是串行电阻提供参考电压的模数转换器，以通过使用模拟存储器而不是串行电阻来减小尺寸和功耗。 构成：模拟数字转换器包括多个模拟存储器，多个比较器和解码器。 为了提供预定电压，模拟存储器（M1-Mn）由注入器和晶体管组成。 比较器（comp1-compn）用于从模拟存储器之一接收外部信号和参考电压，并将外部信号与参考电压进行比较。 解码器（211）用于通过组合比较器的输出信号来输出数字信号。

公开(公告)号：KR1020010108754A

公开(公告)日：2001-12-08

申请号：KR1020000029648

申请日：2000-05-31

Applicant: 매그나칩 반도체 유한회사

Inventor： 임지수

IPC: H03M1/12

CPC classification number: H03M1/38 ,  H03M1/0818 ,  H03M2201/814

Abstract: 본 발명은 샘플 및 홀더부에 구비된 스위치의 제어신호를 아날로그 입력신호에 종속되게 구성하여 애퍼처 불확정도를 줄이고, 3-스테이지 비교기를 통해 순차적으로 리셋 스위치를 오프시켜 클럭 피드스루를 줄인 SAR 아날로그-디지털 변환기를 제공하기 위한 것으로, 이를 위해 본 발명은 SAR(Successive Approximation Resister) 아날로그-디지털 변환기에 있어서, 제어신호에 응답하여 아날로그 입력 신호를 샘플링하여 홀딩하되, 상기 아날로그 입력신호에 응답하여 상기 아날로그 입력신호를 상기 비교 수단으로 스위칭하여 애퍼처 불확정도를 줄이는 샘플 및 홀더 회로부; 상기 아날로그 입력 신호를 디지털 신호로 변환시키기 위한 기준값이 되는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환 수단; 제1 내지 제3 리셋 신호에 응답하여 각 스테이지를 순차적으로 오프시키면서 상기 샘플 및 홀더 회로부로부터 출력되는 아날로그 입력 신호와 상기 디지털-아날로그 변환 수단으로부터 출력되는 기준 아날로그 신호를 비교하는 3-스테이지 비교 수단; 및 SAR 레지스터를 포함하여 상기 3-스테이지 비교 수단으로부터 출력되는 비교결과에 응답하여 기준값이 되는 디지털 신호를 제어하는 제어로직 수단을 포함한다.

公开(公告)号：KR101483954B1

公开(公告)日：2015-01-21

申请号：KR1020130109896

申请日：2013-09-12

Applicant: 광주과학기술원

Inventor： 이병근 ,  김효종 ,  서동환

IPC: H03M1/66

CPC classification number: H03M1/1023 ,  H03M1/66 ,  H03M2201/6107 ,  H03M2201/6354 ,  H03M2201/814 ,  H03M2201/932

Abstract: 본 발명에 따른 디지털 아날로그 변환기의 고속화장치에는, 디지털신호와 아날로그신호를 서로 변환시키기 위하여 적어도 두 개의 스위칭부가 포함되는 디지털 아날로그 변환기; 및 상기 스위칭부의 저항을 조정하는 캘리브레이션부가 포함되고, 상기 캘리브레이션부에는, 상기 스위칭부와 유사한 제 1 스위치 및 제 2 스위치; 상기 제 1 스위치 및 상기 제 2 스위치의 저항을 비교하는 비교기; 및 상기 비교기의 결과값을 증폭하여 출력하는 증폭기가 포함되고, 상기 증폭기의 출력값은 상기 적어도 두 개의 스위칭부로 각각 입력되어 상기 적어도 두 개의 스위칭부의 저항값을 조정한다. 본 발명에 따르면, 디지털 아나로그 변환기를 고속으로 동작시킬 수 있는 효과를 기대할 수 있다.

Abstract translation: 本发明涉及以高速率操作数字模拟转换器（DAC）的装置和方法。 根据本发明的用于操作DAC的装置包括：数字模拟转换器，其包括用于相互转换数字信号和模拟信号的至少两个开关单元; 以及用于校准开关单元的电阻的校准单元。 校准单元包括：类似于开关单元的第一和第二开关; 比较器，用于比较第一开关的电阻和第二开关的电阻; 以及放大器，通过放大结果值来输出比较器的结果值。 放大器的输出值被输入到至少两个开关单元以校准开关单元的电阻。 根据本发明，可以高速率地操作DAC。