-
-
公开(公告)号：KR1019940010924B1
公开(公告)日：1994-11-19
申请号：KR1019910023894
申请日：1991-12-23
Applicant: 삼성전자주식회사
IPC: H01L21/335 , H01L29/78
Abstract: The method includes the steps of forming an active region on an Si substrate (11) by using a LOCOS process to grow a gate oxide film (12) thereon, depositing an amorphous Si thin film (13) on the film (12), depositing a silicide film (14) on the film (13), etching the polycide structure to form a gate pattern thereon, forming a LDD structure by ion-implanting, depositing and etching an oxide film thereon to form a spacer (17) on the side wall of the gate, and forming a source and drain region by using an ion implantation, thereby forming a polycide gate structure having the amorphous Si layer and silicide layer without using a doping process.
Abstract translation: 该方法包括以下步骤：通过使用LOCOS工艺在Si衬底（11）上形成有源区，以在其上生长栅极氧化膜（12），在膜（12）上沉积非晶Si薄膜（13），沉积 在所述膜（13）上的硅化物膜（14），蚀刻所述多晶硅结构以在其上形成栅极图案，通过离子注入形成LDD结构，在其上沉积和蚀刻氧化膜，以在其上形成间隔物（17） 并且通过使用离子注入形成源区和漏区，由此形成具有非晶Si层和硅化物层的多晶硅栅极结构，而不使用掺杂工艺。
-
-
公开(公告)号：KR100135387B1
公开(公告)日：1998-04-22
申请号：KR1019940013838
申请日：1994-06-20
Applicant: 삼성전자주식회사
Inventor： 김남주
IPC: H01L29/73
Abstract: 본 발명은 더블폴리 자기정합구조를 이용한 트랜지스터 제조방법에 관한 것으로, 소자의 고집적화와 고속화에 적합한 트랜지스터 제조방법을 제공한다.
상기 방법은 트랜지스터의 외부베이스 폭을 감소시키기 위해 에미터 스트립에 이중측벽스페이서를 형성하되 외부측벽스페이서에 도판트를 첨가하여, 접합형성을 위한 열처리 상기 도판트가 반도체 기판내부로 확산하여 외부베이스를 형성하고 베이스폴리 형성용 언도우프트 폴리에 불순물을 도핑시킴으로서 후속 사진 식각공정없이 언도우프트 폴리만을 선택식각할 수 있도록 하여 외부베이스 및 베이스 폴리가 차지하는 면적을 축소시키는 것으로 이루어진다.-
公开(公告)号：KR1019970053378A
公开(公告)日：1997-07-31
申请号：KR1019950047589
申请日：1995-12-07
Applicant: 삼성전자주식회사
Inventor： 김남주
IPC: H01L21/76
Abstract: 본 발명은 트랜치 구조를 이용하여 반도체 소자의 분리 구조 및/또는 바이폴라의 콜랙터를 겸하도록 구성한 반도체 장치의 소자 분리 구조 겸용 캐패시터 및 그 제조 방법에 관한 것으로서, 트랜치 구조와, 상기 트랜치 구조의 하단에는 제1전도형의 채널스톱영역과, 그리고 상부에 제1절연막이 형성된 제1전도형의 반도체 기판; 상기 트랜치 측벽에 형성된 제2절연막; 상기 트랜치 내의 제2절연막과 상기 제1절연막 상에 침적된 제1도전층; 상기 트랜치 내의 제1도전층 상에 도포된 제2절연막; 상기 트랜치 내의 제2절연막 상에 형성된 제2도전층; 상기 제1도전층을 외부 접속하기 위해 제1도전층 상에 형성된 제1전극; 및 상기 트랜치 내의 제2도전층을 외부 접속하기 위해 트랜치 입구 근방의 기판 상에 형성된 제2전극을 구비하여 이루어지는 반도체 장치의 소자의 분리 구조 겸용 캐패시터를 제공코자 한 것이다.
-
Patent Agency Ranking
-
-
公开(公告)号：KR1019940005727B1
公开(公告)日：1994-06-23
申请号：KR1019910014613
申请日：1991-08-23
Applicant: 삼성전자주식회사
IPC: H01L27/04
Abstract: The metalic layer for ohmic contact between a resistor layer and a metal layer becomes unnecessary by using the method so that process becomes simple. The method comprises the steps of: (A) forming an inter-layer insulating layer, a metal film layer and a potosensitive pattern layer sequentially on a substrate; (B) exposing the insulating layer by etching oxide metal layer and metal film layer using the photosensitive pattern layer; (C) removing the photo-sensitive layer and removing the oxide metal layer; (D) forming a resistor layer on an exposed insulating layer and metal layer and removing the resistor layer excepting the resistor and contact region; (E) executing heating process; and (F) forming a protective layer.
Abstract translation: 通过使用该方法，电阻层和金属层之间的欧姆接触的金属层变得不必要，使得工艺变得简单。 该方法包括以下步骤：（A）在衬底上依次形成层间绝缘层，金属膜层和感光图案层; （B）使用感光图案层通过蚀刻氧化物金属层和金属膜层来暴露绝缘层; （C）去除感光层并去除氧化物金属层; （D）在暴露的绝缘层和金属层上形成电阻层，除去电阻器和接触区域之外的电阻层; （E）执行加热过程; 和（F）形成保护层。
-
公开(公告)号：KR1019940010314A
公开(公告)日：1994-05-26
申请号：KR1019920018239
申请日：1992-10-06
Applicant: 삼성전자주식회사
IPC: H01L27/04
Abstract: 이 발명은 반도체장치 및 그의 제조방법에 관한 것으로 트렌치(trench) 공정을 이용하여 소자분리영역(isolation region)과 커패시터(capacitor) 영역의 이분화를 실시함으로서 동일한 부위에 소자분리영역과 커패시터를 집적시켜 소자분리영역과 활성영역의 디자인 간격과 커패시터로 사용되는 면적을 최소화시킬 수 있다. 따라서 이 발명에 의하면 칩의 크기를 축소(shrink)할 수 있으므로 고집적화를 이룰 수 있고 또한, 간단한 제조 공정에 의해 트렌치 소자분리영역을 얻을 수 있게 되므로 고신뢰성을 갖추면서 고집적도로 배선을 형성할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.021 seconds)
