公开(公告)号：KR1020020075005A

公开(公告)日：2002-10-04

申请号：KR1020010015157

申请日：2001-03-23

Applicant: 삼성전자주식회사

Inventor： 박일정

IPC: H01L21/3065

Abstract: PURPOSE: A contact hole formation method of semiconductor devices is provided to prevent a short between a conductive layer and a contact plug by preventing bowing when an interlayer dielectric is etched to form a contact hole. CONSTITUTION: A contact hole(30') is formed to expose a contact plug(12) by etching an interlayer dielectric(20) including a lower insulator(16) and an upper insulator(18). The upper insulator(18) has a high etching selectivity compared to the lower insulator(16). A BPSG layer is used as the lower insulator(16) and an HTO(High Temperature Oxide) layer is used as the upper insulator(18). At this time, an anisotropic etching using mixed gases of CO, CH2F2 and CF4 as an etchant is carried out.

Abstract translation: 目的：提供半导体器件的接触孔形成方法，以在蚀刻层间电介质以形成接触孔时通过防止弯曲来防止导电层和接触插塞之间的短路。 构成：通过蚀刻包括下绝缘体（16）和上绝缘体（18）的层间电介质（20），形成接触孔（30'）以露出接触插塞（12）。 与下绝缘体（16）相比，上绝缘体（18）具有高蚀刻选择性。 BPSG层用作下绝缘体（16），HTO（高温氧化物）层用作上绝缘体（18）。 此时，进行使用CO，CH 2 F 2和CF 4的混合气体作为蚀刻剂的各向异性蚀刻。

公开(公告)号：KR100322894B1

公开(公告)日：2002-03-18

申请号：KR1019990041463

申请日：1999-09-28

Applicant: 삼성전자주식회사

Inventor： 정광진 ,  박일정

IPC: H01L21/306

CPC classification number: H01L28/91 ,  H01L21/31055 ,  H01L21/31116 ,  H01L21/32115 ,  H01L21/32137 ,  H01L27/10814 ,  H01L28/84

Abstract: 폴리실리콘과산화실리콘을효과적으로동시에실질적으로동일한속도로에치백하기위한폴리실리콘과산화실리콘의드라이에칭용가스조성물, 이를이용한에칭방법, 및이를이용한커패시터의제조방법이개시되어있다. 드라이에칭가스는사불화탄소와질소가스가 25-40:1로혼합된혼합가스로구성되고, 폴리실리콘의에칭속도와상기산화물의에칭속도의비는 0.8 내지 1.2:1 이다. 동일한에칭설비에서폴리실리콘과산화물층을에칭하여제거할수 있어서, 폴리실리콘과산화물로된 복합층을효과적으로제거할수 있고, 양호한상면프로파일을얻을수 있다. 후속공정에서폴리실리콘입자들이떨어져나와형성되는폴리실리콘브리지를예방할수 있다.

公开(公告)号：KR1020010081841A

公开(公告)日：2001-08-29

申请号：KR1020000008014

申请日：2000-02-19

Applicant: 삼성전자주식회사

Inventor： 박일정

IPC: H01L21/3213

Abstract: PURPOSE: A method for forming a silicon nitride layer spacer is provided to improve an etching profile by adding O2 gas to an etching reaction gas. CONSTITUTION: An active region(210a) and an inactive region(210b) are defined on a semiconductor substrate(200). A gate pattern(212) is formed on the semiconductor substrate(200). A low density dopant region(214) is formed within the active region(210a) of both sides of the gate pattern(212). A silicon nitride layer is formed on the whole structure. A photoresist layer is applied on the whole structure. The photoresist layer is patterned to expose only a core/peripheral region(B). A cell region(A) is covered by a photoresist pattern. The silicon nitride layer is etched by using the photoresist pattern as a mask and a nitride layer pattern(216a) and a gate spacer(216b) are formed thereby. The photoresist pattern is removed. A high density dopant region is formed within the active region(210a).

Abstract translation: 目的：提供一种用于形成氮化硅层间隔物的方法，以通过向蚀刻反应气体中加入O 2气体来改善蚀刻轮廓。 构成：在半导体衬底（200）上限定有源区（210a）和无源区（210b）。 在半导体衬底（200）上形成栅极图案（212）。 在栅极图案（212）的两侧的有源区（210a）内形成低密度掺杂区（214）。 在整个结构上形成氮化硅层。 在整个结构上施加光致抗蚀剂层。 图案化光致抗蚀剂层以仅露出芯/周边区域（B）。 单元区域（A）被光致抗蚀剂图案覆盖。 通过使用光致抗蚀剂图案作为掩模蚀刻氮化硅层，由此形成氮化物层图案（216a）和栅极间隔物（216b）。 去除光致抗蚀剂图案。 在有源区（210a）内形成高密度掺杂区。