公开(公告)号：KR1019990069616A

公开(公告)日：1999-09-06

申请号：KR1019980003995

申请日：1998-02-11

Applicant: 삼성전자주식회사

Inventor： 박일정 ,  채희선

IPC: H01L21/28

Abstract: 콘택홀 모서리에서 발생하는 예리한 부분을 억제하고, 종횡비를 좀더 개선시킬 수 있는 식각저지층을 이용한 콘택홀 형성방법에 관하여 개시한다. 이를 위하여 본 발명은 하부구조가 있는 반도체 기판에 습식으로 식각되지 않는 식각저지층을 형성하는 제1 단계와, 상기 식각저지층 위에 습식으로 식각되는 제3 절연막을 형성하는 제2 단계와, 상기 제3 절연막 위에 마스크 패턴을 형성하는 제3 단계와, 상기 마스크 패턴을 이용하여 상기 제3 절연막 일부를 이방성 식각하는 제4 단계와, 상기 제3 절연막을 상기 식각저지층의 표면이 드러날 때까지 등방성 식각하는 제5 단계와, 상기 등방성 식각이 진행된 결과물에 이방성 식각을 진행하여 식각저지층 및 하부 구조에 콘택홀을 형성하는 제6 단계를 구비하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법을 제공한다.

公开(公告)号：KR101620307B1

公开(公告)日：2016-05-13

申请号：KR1020090068981

申请日：2009-07-28

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 이중희 ,  한영호 ,  박일정

IPC: H01F1/34 ,  H01Q7/08

CPC classification number: H01Q1/38 ,  C01G49/0018 ,  C01G49/009 ,  C01G51/006 ,  C01P2006/10 ,  C01P2006/42 ,  C03C8/02

Abstract: 본발명은 Y-타입의육방정페라이트, 그를이용한안테나장치및 그의제조방법에관한것으로, 산화철, 탄산바륨및 산화코발트가 100 중량부가되도록혼합된베이스페라이트와, 베이스페라이트에 0.5 중량부이상이고 5 중량부이하로첨가된실리케이트글라스로이루어지는 Y-타입의육방정페라이트, Y-타입의육방정페라이트로형성된자성캐리어와, 자성캐리어의표면에형성되고, 일단부를통해전원에연결되며, 전원에서급전시, 일정주파수대역에서공진하는회로패턴을포함하는안테나장치및 산화철, 탄산바륨및 산화코발트를혼합하여, 일정합성온도에서베이스페라이트로합성하고, 베이스페라이트에실리케이트글라스를첨가하여, 합성온도미만의소결온도에서소결하여 Y-타입의육방정페라이트를제조하는방법을제공한다. 본발명에따르면, 안테나장치동작시, 자성캐리어의투자율이일정범위내에서유지됨으로써, 안테나장치에서사용가능한주파수대역의대역폭확장, 즉광대역화를도모할수 있다.

公开(公告)号：KR1020020044373A

公开(公告)日：2002-06-15

申请号：KR1020000073429

申请日：2000-12-05

Applicant: 삼성전자주식회사

Inventor： 박일정

IPC: H01L21/28

Abstract: PURPOSE: A method for fabricating a semiconductor device is provided to increase a process margin in a subsequent process for forming a storage node, by controlling conditions in which a nitride layer spacer is formed on the sidewall of a contact hole so that the line width of the inlet of a contact is reduced. CONSTITUTION: The first conductive structure is formed on a semiconductor substrate(30) including an active region so that the first conductive structure is electrically connected to the active region. The first oxide layer(34) is formed on a pad electrode(32). The second conductive structure is formed on the first oxide layer. The second oxide layer(38) is formed on the first oxide layer having the second conductive structure. A predetermined portion of the second oxide layer is etched to form a contact hole to which the first conductive structure is exposed. A nitride layer is formed on the second oxide layer having the contact hole to prevent a bridge with the second conductive structure. The nitride layer is etched to form a nitride layer spacer(42a) by using mixture gas having an etch rate of 1300-1600 angstrom/minute. A polysilicon layer for filling the contact hole having the nitride layer spacer is deposited. A predetermined portion of the polysilicon layer is etched to form the storage node on the contact hole.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过控制在接触孔的侧壁上形成氮化物层隔离物的条件来增加用于形成存储节点的后续处理中的工艺余量， 接触器的入口减小。 构成：第一导电结构形成在包括有源区的半导体衬底（30）上，使得第一导电结构电连接到有源区。 第一氧化物层（34）形成在焊盘电极（32）上。 第二导电结构形成在第一氧化物层上。 第二氧化物层（38）形成在具有第二导电结构的第一氧化物层上。 蚀刻第二氧化物层的预定部分以形成暴露第一导电结构的接触孔。 在具有接触孔的第二氧化物层上形成氮化物层，以防止与第二导电结构的桥接。 蚀刻氮化物层以通过使用蚀刻速率为1300-1600埃/分钟的混合气体形成氮化物层间隔物（42a）。 沉积用于填充具有氮化物层间隔物的接触孔的多晶硅层。 蚀刻多晶硅层的预定部分以在接触孔上形成存储节点。

公开(公告)号：KR1020110011369A

公开(公告)日：2011-02-08

申请号：KR1020090068981

申请日：2009-07-28

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 이중희 ,  한영호 ,  박일정

IPC: H01F1/34 ,  H01Q7/08

CPC classification number: H01Q1/38 ,  C01G49/0018 ,  C01G49/009 ,  C01G51/006 ,  C01P2006/10 ,  C01P2006/42 ,  C03C8/02 ,  H01F1/34 ,  H01Q7/08

Abstract: PURPOSE: A Y type hexagonal ferrite, an antenna device using the same, and a manufacturing method thereof are provided to suppress a loss ratio due to the driving of an antenna device in the extended bandwidth by the high frequency property of the Y type hexagonal ferrite. CONSTITUTION: A substrate body(210) is provided as a support of an antenna device(200). One side of the substrate body is divided into a ground area(213) and an antenna area(211). A ground layer(220) grounds the antenna device. A magnetic carrier(230) is comprised of a Y type hexagonal ferrite. An antenna pattern(240) is extended from a feeding point(241).

Abstract translation: 目的：提供Y型六角铁氧体，使用其的天线装置及其制造方法，以通过Y型六边形铁氧体的高频特性来抑制由于扩展带宽中的天线装置的驱动引起的损耗率。 构成：作为天线装置（200）的支撑体设置基板本体（210）。 衬底主体的一侧分为接地区域（213）和天线区域（211）。 接地层（220）将天线装置接地。 磁性载体（230）由Y型六边形铁氧体构成。 天线图案（240）从馈电点（241）延伸。

公开(公告)号：KR1020070009276A

公开(公告)日：2007-01-18

申请号：KR1020050064413

申请日：2005-07-15

Applicant: 삼성전자주식회사

Inventor： 박일정

IPC: H01L21/66

CPC classification number: G01N21/9501 ,  G01N15/0205 ,  G01N15/0612 ,  G01N21/47 ,  G01N21/94

Abstract: A semiconductor manufacturing device and a particle monitoring method are provided to detect the existence of particles in a process chamber in real time by installing a light source and a light receiver in a chamber of the semiconductor manufacturing device. A semiconductor manufacturing device includes a chamber(110) performing a predetermined semiconductor process, a light source(130) emitting light into the chamber, a light receiver(140) measuring intensity of light incident upon the light receiver, a first controller(150) comparing the measured intensity of the light incident upon the light receiver with a preset reference value, and a second controller(160) determining whether to perform the predetermined semiconductor process based on an output from the first controller.

Abstract translation: 提供半导体制造装置和粒子监测方法，通过将光源和光接收器安装在半导体制造装置的腔室中来实时检测处理室中的颗粒的存在。 一种半导体制造装置，包括执行预定半导体处理的腔室（110），将光发射到腔室中的光源（130），测量入射在光接收器上的光的强度的光接收器（140），第一控制器（150） 将入射在光接收机上的光的测量强度与预设参考值进行比较;以及第二控制器（160），其基于来自第一控制器的输出来确定是否执行预定半导体处理。

公开(公告)号：KR1020020020083A

公开(公告)日：2002-03-14

申请号：KR1020000053076

申请日：2000-09-07

Applicant: 삼성전자주식회사

Inventor： 박일정

IPC: H01L21/28

Abstract: PURPOSE: A method for forming a contact hole of a semiconductor device is provided to advantageously control critical dimension(CD) of the upper and bottom surfaces of the contact hole and to increase the thickness of an anti-reflective coating(ARC), by improving an etch condition used in forming a SiN spacer for insulation of a pad part of a storage node and a bit line. CONSTITUTION: A gate electrode(130), the bit line(160), an interlayer dielectric and the ARC are formed on a substrate(110). The interlayer dielectric and the ARC are etched to form the contact hole exposing an impurity doping region(140) formed in the upper portion of the substrate. A SiN layer is formed on the ARC and the contact hole. The SiN layer is anisotropically etched to form the SiN spacer by using CHF3/Ar.

Abstract translation: 目的：提供一种用于形成半导体器件的接触孔的方法，以有利地控制接触孔的上表面和底表面的临界尺寸（CD），并通过改善抗反射涂层（ARC）的厚度来增加抗反射涂层 用于形成用于绝缘存储节点和位线的焊盘部分的SiN间隔物的蚀刻条件。 构成：在基板（110）上形成栅电极（130），位线（160），层间电介质和ARC。 蚀刻层间电介质和ARC以形成暴露在衬底上部形成的杂质掺杂区域（140）的接触孔。 在ARC和接触孔上形成SiN层。 通过使用CHF 3 / Ar，SiN各向异性蚀刻以形成SiN间隔物。

公开(公告)号：KR1020010028930A

公开(公告)日：2001-04-06

申请号：KR1019990041463

申请日：1999-09-28

Applicant: 삼성전자주식회사

Inventor： 정광진 ,  박일정

IPC: H01L21/306

CPC classification number: H01L28/91 ,  H01L21/31055 ,  H01L21/31116 ,  H01L21/32115 ,  H01L21/32137 ,  H01L27/10814 ,  H01L28/84

Abstract: PURPOSE: A method for manufacturing a capacitor is to provide a superior profile of an upper surface and to prevent a polysilicon bridge in a subsequent process, by effectively etching away a composite layer of polysilicon and oxide in the same etching equipment. CONSTITUTION: An insulating which has an opening in each cell is formed on a semiconductor substrate(270). The first conductive layer is successively formed on a lower layer exposed by the insulating layer, the inside of the opening and the opening, made of polysilicon and having a well in each opening. A passivation layer composed of oxide silicon is formed on the first conductive layer to bury the well. The passivation layer and the first conductive layer are etched back at a substantially same etching rate until an upper portion of the insulating layer is exposed, to form the first conductive layer pattern confined in each cell unit. The passivation layer residue and the insulating layer after the etching process are eliminated. A dielectric layer and the second conductive layer are formed on the first conductive layer pattern.

Abstract translation: 目的：一种用于制造电容器的方法是通过在相同的蚀刻设备中有效地去除多晶硅和氧化物的复合层，以提供上表面的优异轮廓并防止后续工艺中的多晶硅桥。 构成：在半导体衬底（270）上形成在每个电池单元中具有开口的绝缘体。 第一导电层依次形成在由绝缘层暴露的下层，开口内部和开口内，由多晶硅制成并且在每个开口中具有良好的孔。 在第一导电层上形成由氧化物硅构成的钝化层以埋置阱。 钝化层和第一导电层以基本上相同的蚀刻速率被回蚀，直到绝缘层的上部被暴露，以形成限制在每个电池单元中的第一导电层图案。 消除了钝化层残留物和蚀刻工艺后的绝缘层。 介电层和第二导电层形成在第一导电层图案上。

公开(公告)号：KR1019990027903A

公开(公告)日：1999-04-15

申请号：KR1019970050433

申请日：1997-09-30

Applicant: 삼성전자주식회사

Inventor： 박일정

IPC: H01L21/28

Abstract: 본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 접촉창 형성 시 감광막의 들뜸 현상을 줄일 수 있는 반도체 소자의 접촉창 형성방법에 관한 것이다. 접촉창 형성을 위한 포토레지스트 패턴은 노광/ 현상으로 형성한다. 수직형의 접촉창은 포토레지스트 패턴을 마스크로 한 건식 식각으로 형성한다. 수직형의 접촉창의 어깨부분을 습식 식각으로 라운드지게한다. 포토레지스트 패턴을 자외선 베이크한다.

公开(公告)号：KR100684903B1

公开(公告)日：2007-02-20

申请号：KR1020050064413

申请日：2005-07-15

Applicant: 삼성전자주식회사

Inventor： 박일정

IPC: H01L21/66

CPC classification number: G01N21/9501 ,  G01N15/0205 ,  G01N15/0612 ,  G01N21/47 ,  G01N21/94

Abstract: 본 발명은 반도체 제조 장치 및 파티클 모니터링 방법에 관한 것으로, 본 발명의 반도체 제조 장치는 소정의 반도체 프로세스를 진행하는 챔버와, 상기 챔버의 내부로 광을 입사시키는 광원과, 상기 광원으로부터 입사되어 산란된 광을 감지하고 상기 산란된 광의 강도값을 측정하는 수광부와, 상기 산란된 광의 강도값과 이미 설정된 기준값과의 대소를 판별하는 제1 컨트롤러와, 상기 반도체 프로세스의 진행 여부를 결정하는 제2 컨트롤러를 포함하는 것을 특징으로 한다. 본 발명의 파티클 모니터링 방법은 반도체 프로세스를 진행하고 이와 병행하여 레이저 광을 입사시키는 단계, 상기 입사된 광에서 산란된 광의 강도값을 측정하는 단계와, 상기 산란된 광의 강도값을 이미 설정된 기준값과 비교하는 단계, 상기 산란된 광의 강도값이 상기 기준값보다 큰 경우 상기 반도체 프로세스를 인터록하는 단계를 포함하는 것을 특징으로 한다.
반도체, 웨이퍼, 파티클, 레이저 광, 수광부, 센서

公开(公告)号：KR100577604B1

公开(公告)日：2006-05-08

申请号：KR1020000053076

申请日：2000-09-07

Applicant: 삼성전자주식회사

Inventor： 박일정

IPC: H01L21/28

Abstract: 품질이 향상된 반도체 장치의 콘택홀 형성 방법이 개시되어 있다. 먼저, 기판상에 게이트 전극, 비트 라인, 층간 절연막 및 반사방지막을 형성하도록 한다. 이후 층간 절연막 및 반사방지막을 식각하여 상기 기판의 상부에 형성된 불순물 도핑 영역을 노출시키기 위한 콘택홀을 형성하고 반사방지막과 콘택홀상에 SiN막을 형성하도록 한다. CHF
3 /Ar을 이용하여 SiN막을 이방성 식각함으로써 SiN 스페이서를 형성하도록 한다. 콘택홀의 상단부와 하단부의 마진 확보에 유리하며 반사방지막에 대한 식각율을 낮추어 스토리지 노드 패턴의 형성전에 수행되는 세정 공정의 수행시 찌꺼기 발생을 감소시키는 효과를 얻을 수 있게 된다.

Abstract translation: 公开了一种在质量提高的半导体器件中形成接触孔的方法。 首先，在衬底上形成栅电极，位线，层间绝缘膜和抗反射膜。 之后，蚀刻层间绝缘膜和抗反射膜以形成用于暴露形成在基板上的杂质掺杂区的接触孔，并且在抗反射膜和接触孔上形成SiN膜。 CHF