-
公开(公告)号：KR1020140070318A
公开(公告)日：2014-06-10
申请号：KR1020130037874
申请日：2013-04-08
Applicant: 삼성전자주식회사
CPC classification number: G11C7/10 , G11C5/04 , G11C7/22 , G11C2207/105 , G11C2207/2272
Abstract: A memory module includes multiple data ports and multiple memory devices. The data ports transceive corresponding data respectively. The memory devices include memory devices of a first set belonging to at least one rank directly connected to a corresponding data port among the data ports and memory devices of a second set belonging to at least another rank connected to the data port by passing via a corresponding memory device among the memory devices of the first set. Each of the memory devices of the first set responses to at least one chip selection signals to provide magnetic data from its memory core and at least one of other data from a memory core of one of the memory devices of the second set to the data port as the corresponding data.
Abstract translation: 存储器模块包括多个数据端口和多个存储器件。 数据端口分别收发相应的数据。 存储装置包括属于至少一个等级的至少一个等级的存储装置，该至少一个等级直接连接到数据端口中的对应数据端口，以及属于至少另一个等级的第二集合的存储装置，该第二集合通过相应的 存储器件在第一组的存储器件中。 第一组的每个存储器件响应于至少一个芯片选择信号，以从其存储器核心提供磁数据，以及从第二组的存储器件之一的存储器核心到数据端口的至少一个数据 作为相应的数据。
-
12.发明公开디램 패키지, 디램 패키지를 포함하는 디램 모듈, 디램 패키지를 포함하는 그래픽 모듈, 그리고 디램 패키지를 포함하는 멀티미디어 장치 无效DRAM封装，包括DRAM封装的DRAM模块，包括DRAM封装的图形模块和包括DRAM封装的多媒体设备
公开(公告)号：KR1020120118763A
公开(公告)日：2012-10-29
申请号：KR1020110036351
申请日：2011-04-19
Applicant: 삼성전자주식회사
IPC: H01L23/48 , H01L25/065
CPC classification number: H01L23/49816 , H01L2224/16225 , H01L2924/15311 , H05K1/113 , H05K1/114 , H05K2201/10159 , H05K2201/10734
Abstract: PURPOSE: A DRAM package, a DRAM module, a graphic module and a multimedia device including the same are provided to reduce the occupation area of the DRAM package by arranging solder balls in the row direction and the column direction at a same distance. CONSTITUTION: A DRAM package(400) includes a DRAM package main body(410) and a ball grid array(420). The ball grid array is formed on the lower surface of the DRAM package main body. The ball grid array includes a plurality of solder balls. The solder balls connect the DRAM package main body and a printed circuit board. The solder balls are made of conductive materials.
Abstract translation: 目的：提供DRAM封装，DRAM模块，图形模块和包括该DRAM封装的多媒体装置，以通过将行球方向和列方向上的焊球以相同的距离布置来减少DRAM封装的占用面积。 构成：DRAM封装（400）包括DRAM封装主体（410）和球栅阵列（420）。 球栅阵列形成在DRAM封装主体的下表面上。 球栅阵列包括多个焊球。 焊球连接DRAM封装主体和印刷电路板。 焊球由导电材料制成。
-
-
公开(公告)号：KR101853874B1
公开(公告)日：2018-05-03
申请号：KR1020110095354
申请日：2011-09-21
Applicant: 삼성전자주식회사
CPC classification number: G11C7/1057 , G11C7/1084 , H03K19/0005
Abstract: 메모리장치의동작방법이개시된다. 상기메모리장치의동작방법은 ODT핀으로 ODT 신호를수신하는단계, 및상기 ODT 신호에따라, 명령을이슈하거나 ODT 회로를제어하는단계를포함한다.
-
公开(公告)号：KR1020150077785A
公开(公告)日：2015-07-08
申请号：KR1020130166622
申请日：2013-12-30
Applicant: 삼성전자주식회사
IPC: G11C5/14
CPC classification number: G06F1/3275 , G06F1/3225 , G11C7/1054 , G11C7/1081 , Y02D10/14
Abstract: 메모리시스템은메모리콘트롤러, 메모리장치및 채널을포함한다. 메모리콘트롤러와메모리장치는적어도하나의광 신호선을포함하는채널을통하여연결된다. 메모리장치는광 신호선상의적어도하나의광 신호와메모리장치의적어도하나의내부전기신호상호간을변환하는제1 변환부및 메모리장치의동작상태에기초하여제1 변환부의전력소모량을조절하는제1 전력제어부를포함한다.
Abstract translation: 存储器系统包括存储器控制器，存储器件和通道。 存储器控制器和存储器件通过包括至少一个光信号线的通道连接。 存储装置包括：第一转换单元，其执行光信号线上的至少一个光信号与存储器件的至少一个内部电信号之间的转换;以及第一功率控制单元，其控制第一转换的功耗 基于存储器件的操作状态的单元。
-
Patent Agency Ranking
公开(公告)号：KR1020150060423A
公开(公告)日：2015-06-03
申请号：KR1020130144819
申请日：2013-11-26
Applicant: 삼성전자주식회사
CPC classification number: H04B10/572 , H04B10/506 , H04B10/671 , H04B10/801 , H04J14/0278
Abstract: 광전송변환장치는파장선택기, 광전변환기및 전광변환기를포함한다. 파장선택기는파장제어신호에응답하여수신파장선택신호및 송신파장선택신호를제공한다. 광전변환기는메모리컨트롤러로부터전송되는수신광 신호및 수신파장선택신호에기초하여적어도하나의수신선택파장에상응하는선택광 신호를수신전기신호로변환한다. 전광변환기는송신파장선택신호및 메모리컨트롤러로전송되는송신전기신호에기초하여송신전기신호를적어도하나의송신선택파장에상응하는송신광 신호로변환한다. 광전송변환장치는메모리시스템의데이터전송속도를증가시킬수 있고, 광전송변환장치를포함하는옵티컬디바이스의생산효율성을높일수 있다.
Abstract translation: 光传输转换器包括波长选择器，光电转换器和电光转换器。 波长选择器响应波长控制信号提供接收波长选择信号和传输波长选择信号。 光电转换器基于从存储器控制器发送的接收波长选择信号和接收光信号，将对应于至少一个接收选择波长的选择光信号转换为接收电信号。 电光转换器基于发送到存储器控制器的传输电信号和传输波长选择信号，将传输电信号转换成对应于至少一个传输选择波长的传输光信号。 光传输转换器提高了存储系统的数据传输速度。 提高了包括光传输转换器的光学装置的生产效率。
-
公开(公告)号：KR1020140112818A
公开(公告)日：2014-09-24
申请号：KR1020130027383
申请日：2013-03-14
Applicant: 삼성전자주식회사
IPC: H01L25/065 , H01L25/07
CPC classification number: G11C5/063 , G11C5/025 , H01L25/0657 , H01L2224/16146 , H01L2225/06513 , H01L2225/06517 , H01L2225/06534 , H01L2225/06541 , H01L2225/06565 , H01L2924/00014 , H01L2224/13099
Abstract: A memory chip package according to the present invention includes memory chips of a stacked structure. The memory chips input/output an optical signal through an optical line having a via which penetrates the memory chips electrically connected to each other. The memory chips input/output optical signals of different wavelengths, respectively. The memory chips include a photoelectric converter, respectively, receive the optical signals of corresponding wavelengths, convert them into electric signals or receive electric signals and convert them into optical signals of corresponding wavelengths.
Abstract translation: 根据本发明的存储芯片封装包括堆叠结构的存储芯片。 存储器芯片通过具有穿过彼此电连接的存储器芯片的通孔的光线输入/输出光信号。 存储芯片分别输入/输出不同波长的光信号。 存储芯片包括光电转换器，分别接收相应波长的光信号，将其转换为电信号或接收电信号并将其转换成相应波长的光信号。
-
公开(公告)号：KR100809692B1
公开(公告)日：2008-03-06
申请号：KR1020060072659
申请日：2006-08-01
Applicant: 삼성전자주식회사
Inventor： 송인달
CPC classification number: H03L7/0814 , H03L7/0818
Abstract: 작은 뱅뱅 지터를 갖는 지연동기 루프 회로 및 이의 지터 감소방법이 개시된다. 상기 지연동기 루프 회로는 상기 지연동기 루프 회로가 초기 락(initial locke)된 이후 위상 혼합기에서 위상혼합되는 지점을 조절하기 위한 보조 위상 쉬프터(auxiliary phase shifter)를 구비하는 것을 특징으로 한다. 상기 지연동기 루프 회로에서는, 상기 지연동기 루프 회로가 초기 락된 이후 위상혼합이 두 신호들의 제1에지들중 어느 하나의 에지 근처에서 이루어 질 때는, 위상혼합되는 지점이 두 신호들의 제1에지들의 중간 근처에서 이루어지도록 조절된다. 그 결과 상기 지연동기 루프 회로에서는 뱅뱅 지터의 양이 감소되는 효과가 있다.
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.023 seconds)
