中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

37 records (took 0.024 seconds)

    시드 생성 방법과 그것을 이용한 플래시 메모리 장치 및 메모리 시스템
    11.
    发明公开
    시드 생성 방법과 그것을 이용한 플래시 메모리 장치 및 메모리 시스템 有权
    种子生成方法和闪存存储器件及其使用的存储器系统

    公开(公告)号：KR1020120126388A

    公开(公告)日：2012-11-21

    申请号：KR1020110044133

    申请日：2011-05-11

    Applicant: 삼성전자주식회사

    Inventor： 문귀연 ,  안종근

    IPC: G11C16/04 ,  G11C16/10 ,  G11C16/26 ,  G11C16/34

    CPC classification number: G11C16/0483 ,  G11C16/10 ,  G11C16/3418 ,  G11C16/26

    Abstract: PURPOSE: A method for generating a seed, a flash memory device using the same, and a memory system are provided to improve reliability by reducing the change of threshold voltages of memory cells. CONSTITUTION: A memory cell array(100) has memory cells comprising a plurality of pages. A seed selection circuit stores seeds corresponding to the pages. A randomizing and de-randomizing circuit(600) randomizes data stored in the selected page. Each page is composed of a plurality of sectors designated by sector offset values. The seed corresponding to each page is composed of seed values corresponding to the sectors of the corresponding page.

    Abstract translation: 目的：提供一种用于产生种子的方法，使用该种子的闪存器件和存储器系统，以通过减小存储器单元的阈值电压的变化来提高可靠性。 构成：存储单元阵列（100）具有包括多页的存储单元。 种子选择电路存储与页面对应的种子。 随机化和去随机化电路（600）使存储在所选择的页面中的数据随机化。 每个页由由扇区偏移值指定的多个扇区组成。 与每页对应的种子由对应于相应页面的扇区的种子值组成。

    메모리 카드 및 ＵＳＢ 연결을 위한 커넥터 및 연결 시스템
    13.
    发明授权
    메모리 카드 및 ＵＳＢ 연결을 위한 커넥터 및 연결 시스템 失效
    存储卡，通用串行总线连接器和通用串行总线连接系统

    公开(公告)号：KR100505697B1

    公开(公告)日：2005-08-02

    申请号：KR1020030050500

    申请日：2003-07-23

    Applicant: 삼성전자주식회사

    Inventor： 손창일 ,  방삼룡 ,  안종근 ,  강상욱

    IPC: G06K17/00

    CPC classification number: G06K19/07732 ,  G06K19/077 ,  G06K19/07733

    Abstract: 메모리 카드 및 USB(Universal Serial Bus) 연결을 위한 커넥터 및 연결 시스템이 개시된다. 본 발명의 실시예에 따른 연결 시스템은 메모리 카드 및 커넥터를 구비한다. 메모리 카드는 USB(Universal Serial Bus) 호스트와의 통신을 위한 복수개의 연결핀들 및 별도의 USB 파워 핀을 구비한다. 커넥터는 USB 파워 공급 핀 및 복수개의 공급 연결핀들을 이용하여 상기 메모리 카드와 통신하며 상기 USB 호스트와 USB 인터페이스를 이용하여 통신한다. 상기 메모리 카드는 컨트롤러를 구비하고, 상기 컨트롤러는 USB 호스트와의 통신을 제어하는 제 1 컨트롤러 모듈 및 상기 USB 호스트 이외의 호스트와의 통신을 제어하는 제 2 컨트롤러 모듈을 구비한다. 상기 제 1 컨트롤러 모듈은 상기 USB 파워 핀을 통하여 인가되는 전원 전압에 응답하여 동작되고 상기 제 2 컨트롤러 모듈은 상기 복수개의 연결핀들 중 전원 핀을 통하여 인가되는 전원 전압에 응답하여 동작된다. 상기 커넥터는 상기 메모리 카드로 클럭 신호를 인가하는 클럭 발진 회로 및 상기 USB 호스트로부터 인가되는 데이터 및 반전 데이터의 임피던스 매칭을 위한 임피던스 매칭부를 구비한다. 본 발명에 따른 메모리 카드, 커넥터 및 메모리 카드와 USB의 연결 시스템은 메모리 카드와 USB 호스트의 통신을 가능하도록 함으로써 메모리 카드의 확장성 및 효용성을 높일 수 있는 장점이 있다.

    시리얼이이피롬리드/라이트장치및그방법
    14.
    发明授权
    시리얼이이피롬리드/라이트장치및그방법 失效
    串行是一个EPROM / LIGHT设备和方法

    公开(公告)号：KR100373796B1

    公开(公告)日：2003-05-09

    申请号：KR1019950011718

    申请日：1995-05-12

    Applicant: 삼성전자주식회사

    Inventor： 안종근

    IPC: G06F12/02

    Abstract: PURPOSE: A device for reading and writing serial EEPROM(Electronically Erasable Programmable Read-Only Memory) and a method thereof are provided to prevent the prime cost and prevent a shared memory area from being increased according to a hardware component by reading or writing data of the serial EEPROM using software. CONSTITUTION: A serial EEPROM(30) which is a fixed memory cell writes or deletes serial data. A ROM(20) includes a program for writing or reading data on the serial EEPROM(30). A microcontroller(10) outputs a chip select signal which selects the serial EEPROM(30) for writing or reading data on the serial EEPROM(30) in accordance with the program stored in the ROM(20). The microcontroller(10) outputs an enable read/write signal for a read/write operation of data, outputs a read/write command of data and a corresponding address of the serial EEPROM(30), and reads/writes data sequentially.

    불휘발성 메모리를 프로그램하는 방법 및 장치
    15.
    发明公开
    불휘발성 메모리를 프로그램하는 방법 및 장치 失效
    用于编程非易失性存储器的方法和装置

    公开(公告)号：KR1020020080907A

    公开(公告)日：2002-10-26

    申请号：KR1020010020764

    申请日：2001-04-18

    Applicant: 삼성전자주식회사

    Inventor： 안종근

    IPC: G06F12/00

    CPC classification number: G11C16/10

    Abstract: PURPOSE: A method and device for programming a non-volatile memory is provided to program a non-volatile memory without a large-sized serial buffer. CONSTITUTION: A non-volatile memory(100) is removed electrically and programmed, and a removing/programming/reading operation thereof is controlled by a memory controller(200). The non-volatile memory(100) includes a row/column decoder block(X-DEC and Y-DEC)(120), an EEPROM array(140), a high voltage generating block(160), and a write buffer(180). The EEPROM array(140) includes memory cells capable of being moved electrically and programmed being arrayed to rows(or word lines) and columns(or bit lines). The row/column decoder block(X-DEC and Y-DEC)(120) selects a row(or word line) and column(or bit line) of the EEPROM array(140) in accordance with an address being supplied from the memory controller(200). The high voltage generating block(160) generates a voltage necessary for a removing/programming/reading operation in accordance with a control of the memory controller(200). Data to be programmed being supplied from the memory controller(200) are loaded in the write buffer(180) by a control signal.

    Abstract translation: 目的：提供用于编程非易失性存储器的方法和装置，以编程非易失性存储器，而不需要大尺寸的串行缓冲器。 构成：电气和编程的非易失性存储器（100）被去除，并且其移除/编程/读取操作由存储器控制器（200）控制。 非易失性存储器（100）包括行/列解码器块（X-DEC和Y-DEC）（120），EEPROM阵列（140），高电压产生块（160）和写缓冲器（180） ）。 EEPROM阵列（140）包括能够被电和被编程的行被排列成行（或字线）和列（或位线）的存储单元。 行/列解码器块（X-DEC和Y-DEC）（120）根据从存储器提供的地址来选择EEPROM阵列（140）的行（或字线）和列（或位线） 控制器（200）。 高电压产生块（160）根据存储器控制器（200）的控制产生去除/编程/读取操作所需的电压。 要从存储器控制器（200）提供的要编程的数据通过控制信号被加载到写入缓冲器（180）中。

    어드레스 확장이 가능한 데이터 처리 시스템
    16.
    发明公开
    어드레스 확장이 가능한 데이터 처리 시스템 失效
    地址可扩展数据处理系统

    公开(公告)号：KR1020000074425A

    公开(公告)日：2000-12-15

    申请号：KR1019990018342

    申请日：1999-05-20

    Applicant: 삼성전자주식회사

    Inventor： 안종근

    IPC: G06F9/30

    CPC classification number: G06F9/342 ,  G06F9/30181 ,  G06F12/0292 ,  G06F12/0623

    Abstract: PURPOSE: An address extensible data processing system is to provide a microprocessor of a von Neumann structure which can access an extended data memory. CONSTITUTION: An instruction register(106) stores instructions inputted from a memory device(200) through a data bus(DB£7:0|) in a fetch step. An instruction decoder(104) decodes the instructions stored in the instruction register(106) and outputs addresses corresponding to the instructions in an execution step. A programmable control unit(102) outputs control signals corresponding to the addresses inputted from the instruction decoder(104). A register file(110) is a group of registers to temporarily store data or addresses. An interrupt controller(112) carries out the overall interrupt control of a microprocessor(100) in response to interrupt signals inputted from the external. An arithmetic logic unit(114) receives the control signals from the programmable control unit(102) and the data or addresses from the decoder(104) and carries out arithmetic logic operation. An extra address interface(120) is comprised of an extra program counter, an extra data address counter, a multiplexer and a latch circuit.

    Abstract translation: 目的：地址可扩展数据处理系统是提供可以访问扩展数据存储器的冯诺依曼结构的微处理器。 构成：指令寄存器（106）存储从获取步骤通过数据总线（DB£7：0 |）从存储器件（200）输入的指令。 指令解码器（104）解码存储在指令寄存器（106）中的指令，并且在执行步骤中输出与指令对应的地址。 可编程控制单元（102）输出与从指令译码器（104）输入的地址对应的控制信号。 寄存器文件（110）是用于临时存储数据或地址的一组寄存器。 中断控制器（112）响应于从外部输入的中断信号执行微处理器（100）的总体中断控制。 算术逻辑单元（114）从可编程控制单元（102）和来自解码器（104）的数据或地址接收控制信号并执行算术逻辑运算。 额外的地址接口（120）由额外的程序计数器，附加数据地址计数器，多路复用器和锁存电路组成。

Patent Agency Ranking