-
公开(公告)号：KR1020130026800A
公开(公告)日：2013-03-14
申请号：KR1020110090196
申请日：2011-09-06
Applicant: 삼성전자주식회사
CPC classification number: H01L23/16 , H01L23/3121 , H01L23/50 , H01L23/642 , H01L24/73 , H01L25/0657 , H01L25/105 , H01L2224/05554 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2224/9202 , H01L2225/06506 , H01L2225/0651 , H01L2225/06541 , H01L2225/06562 , H01L2225/06565 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2924/00012 , H01L2924/00
Abstract: PURPOSE: A semiconductor package including a support member with a passive device is provided to improve the integration of the semiconductor package by overlapping a second semiconductor chip with a first semiconductor chip by interposing the support member with an adjustable size under the first semiconductor chip. CONSTITUTION: A plurality of first semiconductor chips(140) are laminated on a substrate(110). The first semiconductor chip is electrically connected to the substrate through first connection members(145). A second semiconductor chip is located between the substrate and the lowermost first semiconductor chip. The second semiconductor chip is attached to the substrate by an adhesive member(152). A support member(130) is interposed between the substrate and the lowermost first semiconductor chip to support the plurality of first semiconductor chips. The support member includes a passive device.
Abstract translation: 目的：提供一种包括具有无源器件的支撑构件的半导体封装，以通过在第一半导体芯片下插入具有可调整尺寸的支撑构件来通过与第一半导体芯片重叠第二半导体芯片来改善半导体封装的集成。 构成：将多个第一半导体芯片（140）层叠在基板（110）上。 第一半导体芯片通过第一连接构件（145）与基板电连接。 第二半导体芯片位于基板和最下面的第一半导体芯片之间。 第二半导体芯片通过粘合构件（152）附接到基板。 支撑构件（130）插入在基板和最下面的第一半导体芯片之间以支撑多个第一半导体芯片。 支撑构件包括无源装置。
-
公开(公告)号：KR1020120072289A
公开(公告)日：2012-07-03
申请号：KR1020110000279
申请日：2011-01-03
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C7/1006 , G11C16/0483 , G11C16/06 , G11C16/102 , G11C16/26
Abstract: PURPOSE: An initial seed generating method, a flash memory device, and a memory system using the same are provided to improve reliability by de-randomizing randomized data and randomizing program data. CONSTITUTION: A row selection circuit(200) selects and drives rows of a memory cell array. A page buffer circuit(400) functions as a sense amplifier or a write driver according to an operation mode. A randomizing and de-randomizing circuit(600) randomizes data which is stored in an array. The randomizing and de-randomizing circuit generates an initial seed corresponding to random data according to whether or not the data stored in the array is random data, generates a random sequence based on the initial seed, and randomizes the random data based on the random sequence.
Abstract translation: 目的：提供初始种子生成方法，闪速存储器件和使用其的存储器系统，以通过使随机化数据去随机化并随机化程序数据来提高可靠性。 构成：行选择电路（200）选择并驱动存储单元阵列的行。 页面缓冲电路（400）根据操作模式用作读出放大器或写入驱动器。 随机化和去随机化电路（600）随机化存储在阵列中的数据。 随机化和去随机化电路根据存储在阵列中的数据是否是随机数据生成与随机数据相对应的初始种子，基于初始种子生成随机序列，并且基于随机序列随机化随机数据 。
-
公开(公告)号：KR1020060087826A
公开(公告)日：2006-08-03
申请号：KR1020050008678
申请日：2005-01-31
Applicant: 삼성전자주식회사
IPC: G06F1/32
CPC classification number: G06F1/3228 , G06F1/3268 , G06F1/3275 , Y02D10/13 , Y02D10/14 , Y02D10/154 , Y02D50/20
Abstract: A portable system, method thereof, and a power consumption controller for controlling power consumption in a portable system are described. The portable system may include a storage unit, a module processing data, and a controller regulating power supplied to the module. The controller may regulate the module to perform a backup operation when a power saving mode begins and to interrupt the power after the backup operation is completed.
-
公开(公告)号：KR1019990057739A
公开(公告)日：1999-07-15
申请号：KR1019970077811
申请日：1997-12-30
Applicant: 삼성전자주식회사
Inventor： 안종근
IPC: G06F3/06
Abstract: 본 발명의 마이크로컴퓨터의 이이피롬(EEPROM) 제어 알고리듬은, 이이피롬에 데이터를 기록한 후, 그 기록 상태를 상기 이이피롬으로부터의 대기 신호(Ready signal)의 상태에 의하여 확인한다. 확인 후, 1차 기록 실패 상태이면 그 데이터를 상기 이이피롬에 재차 기록하고, 2차 기록 실패 상태이면 기록 실패 신호를 출력한다.
-
-
Patent Agency Ranking
公开(公告)号：KR101733567B1
公开(公告)日：2017-05-11
申请号：KR1020110000279
申请日：2011-01-03
Applicant: 삼성전자주식회사
Abstract: 본발명의메모리제어방법은데이터액세스가랜덤인지판별하는단계, 상기데이터액세스가랜덤이아닌경우, 제 1 시드를기초로제 1 랜덤시퀀스데이터를생성하는단계, 상기제 1 랜덤시퀀스데이터와메모리로부터독출된데이터혹은상기메모리에쓰여질데이터를합성하는단계, 상기데이터액세스가랜덤인경우, 상기제 1 시드로부터제 2 시드를생성하는단계, 상기제 2 시드를기초로제 2 랜덤시퀀스데이터를생성하는단계, 그리고상기제 2 랜덤시퀀스데이터와상기메모리로부터독출된데이터혹은상기메모리에쓰여질데이터를합성하는단계를포함한다.
Abstract translation: 本发明的存储器控制方法包括以下步骤：确定数据访问是否是随机的;如果数据访问不是随机的，则基于第一种子产生随机序列数据;从存储器读取第一随机序列数据 合成待写入存储器的数据或要写入存储器的数据;如果数据访问是随机的，则从第一种子生成第二种子;基于第二种子生成2个随机序列数据; 并且将第二随机序列数据与从存储器读取的数据或要写入存储器的数据组合。
-
公开(公告)号：KR1020110101012A
公开(公告)日：2011-09-15
申请号：KR1020100020143
申请日：2010-03-05
Applicant: 삼성전자주식회사
CPC classification number: G11C7/1006 , G11C7/02 , G11C7/1051 , G11C8/18
Abstract: 컴바인드 코딩을 이용한 병렬데이터 인터페이스 방법, 기록매체 및 그 장치 가 개시된다. 상기 장치는 선택 신호별로 구분 가능한 다수의 인코딩 룩업 테이블들을 포함하는 인코딩 룩업 테이블 유닛; 및 N(2이상의 정수) 비트 병렬 데이터를 수신하고, 상기 인코딩 룩업 테이블 유닛으로부터 상기 선택 신호에 상응하고 상기 N 비트 병렬 데이터에 매핑되는 인코딩 데이터를 추출하여 출력하는 선택 유닛을 구비하며, 상기 다수의 인코딩 룩업 테이블들 각각은 상기 N 비트 병렬 데이터의 패턴에 일대일로 매핑되며, 시간 및 공간적으로 랜덤 패턴을 가지는 다수의 인코딩 데이터를 저장한다.
Abstract translation: 要解决的问题：提供一种使用组合编码的并行数据接口方法，以提供记录介质及其装置。 解决方案：半导体器件包括：编码查找表单元，其包括可以针对每个选择信号分类的许多编码查找表; 以及选择单元，其接收来自编码查找表单元的选择信号，N个（两个以上的整数）位并行数据，提取并输出映射到N位并行数据的编码数据。 许多编码查找表中的每一个以一对一的方式映射到N位并行数据的模式，并且保留具有时间和空间随机模式的多个编码数据。 版权所有（C）2011，JPO＆INPIT
-
公开(公告)号：KR100385228B1
公开(公告)日：2003-05-27
申请号：KR1020010020764
申请日：2001-04-18
Applicant: 삼성전자주식회사
Inventor： 안종근
IPC: G06F12/00
CPC classification number: G11C16/10
Abstract: A control system includes a nonvolatile memory chip and a controller. The controller transfers a group of data from exterior to the nonvolatile memory chip based on the capacity of the nonvolatile memory, and enables the programming of the transferred data in the nonvolatile memory chip while transferring a new group of data. When transferring the group of data to the memory chip, the controller determines whether all the data are transferred from the exterior to the controller, and, if the all the data are transferred to the controller, transfers the group of data to the memory chip. Also, the controller controls the period of the data programming according to the capacity of the nonvolatile memory. Thus, data transfer and program operations are performed at the same time regardless of the memory capacity.
Abstract translation: 控制系统包括非易失性存储器芯片和控制器。 控制器基于非易失性存储器的容量将一组数据从外部传送到非易失性存储器芯片，并且在传送新的一组数据的同时允许在非易失性存储器芯片中对传送的数据进行编程。 当将数据组传送到存储器芯片时，控制器确定是否所有数据都从外部传送到控制器，并且如果全部数据传送到控制器，则将该组数据传送到存储器芯片。 而且，控制器根据非易失性存储器的容量来控制数据编程的周期。 因此，无论内存容量如何，数据传输和程序操作都是同时执行的。
-
公开(公告)号：KR100375217B1
公开(公告)日：2003-03-07
申请号：KR1020000061457
申请日：2000-10-19
Applicant: 삼성전자주식회사
IPC: G11C16/02
CPC classification number: G06F8/60 , G05B19/0426 , G05B2219/23308 , G05B2219/23345 , G05B2219/25265 , G05B2219/25341 , Y02D10/42
Abstract: 본 발명에 따른 단일-칩 데이터 처리장치 또는 마이크로컨트롤러는 전기적으로 소거 및 프로그램 가능한 불휘발성 메모리와, 이 불휘발성 메모리를 제어하기 위한 메모리 제어기를 구비한다. 마이크로컨트롤러의 외부로부터 제공되는 명령 또는 그것의 내부에서 생성되는 명령에 의거해서 불휘발성 메모리에 정보를 저장할 때에는 마이크로컨트롤러의 중앙처리장치(CPU)가 불휘발성 메모리 동작의 제어에 개입하지 않는다. 특히, 외부 명령일 경우에는 마이크로컨트롤러의 중앙처리장치, 신호 버스들, 입/출력 포트들, 통신 인터페이스가 비활성화 되며, 메모리 제어기가 마이크로컨트롤러의 외부로부터 제공되는 명령 및 어드레스를 받아들이고 이들에 근거하여 중앙처리장치의 개입 없이 불휘발성 메모리의 동작을 제어한다.
Abstract translation: 微控制器包括电可擦除可编程非易失性存储器和用于控制非易失性存储器的存储器控制器。 在根据外部提供的NVM命令或内部发布的编程命令将微控制器的控制程序和数据写入非易失性存储器时，微控制器的CPU不介入控制非易失性存储器。 特别是在外部程序命令设定的编程模式下，微控制器的CPU，总线和通信接口被禁用。 此外，存储器控制器从微控制器外部接收NVM命令，地址和数据，用于基于NVM命令和地址来控制非易失性存储器的操作而无需CPU干预。
-
公开(公告)号：KR1020010070149A
公开(公告)日：2001-07-25
申请号：KR1020000061457
申请日：2000-10-19
Applicant: 삼성전자주식회사
IPC: G11C16/02
CPC classification number: G06F8/60 , G05B19/0426 , G05B2219/23308 , G05B2219/23345 , G05B2219/25265 , G05B2219/25341 , Y02D10/42
Abstract: PURPOSE: A micro controller having an electrically rewritable non volatile memory is provided to enable on-board programming without ROMs and RAMs and to prevent problems such as over-erase or write error. CONSTITUTION: The micro controller includes a plurality of buses, a central processing unit(120), a mode controller(110), at least one communication interfaces(112), a non volatile memory(130) and a memory controller(160). The central processing unit is connected with the buses. The mode controller generates mode control signals with response to mode select signals and generates mode control signals setting operation modes of the micro controller. The communication interfaces are selectively connected with the buses. The non volatile memory stores the data and the control program. The memory controller includes a series interface and receives at least one of the NVM(non volatile memory) command, the address and the data by way of at least one of the communication interfaces and the series interfaces which are operatively connected with one of the communication interfaces.
Abstract translation: 目的：提供具有电可重写非易失性存储器的微控制器，以便在没有ROM和RAM的情况下进行板载编程，并且防止诸如过擦除或写错误的问题。 构成：微控制器包括多个总线，中央处理单元（120），模式控制器（110），至少一个通信接口（112），非易失性存储器（130）和存储器控制器（160）。 中央处理单元与总线连接。 模式控制器响应于模式选择信号产生模式控制信号，并产生设置微控制器的操作模式的模式控制信号。 通信接口与总线选择性连接。 非易失性存储器存储数据和控制程序。 存储器控制器包括串行接口，并且通过至少一个通信接口和串行接口接收NVM（非易失性存储器）命令，地址和数据中的至少一个，这些通信接口和串行接口中的至少一个与通信 接口。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.025 seconds)
