반도체 장치의 제조방법
    14.
    发明公开
    반도체 장치의 제조방법 失效
    制造半导体器件的方法

    公开(公告)号:KR1019930020578A

    公开(公告)日:1993-10-20

    申请号:KR1019920004017

    申请日:1992-03-11

    Abstract: 반도체 소자 형성시 콘택의 크기가 감소함에 따라 선택적 텅스텐을 화학기상 증착법에 의하여 접속창을 텅스텐으로 매몰시킨후 스퍼터링 방식으로 금속 배선을 형성시켜 왔다. 여기서 접속창을 형성하면 알루미늄이 드러나고, 이를 선택적 화학 기상 증착으로 텅스텐을 증착하면 알루미늄과 반응 기체인 WF
    6 가 반응하여 AlF
    3 가 생겨 접속창 저항이 증가하므로 금속 배선 구조를 변형시켜서 접속창 형성시 텅스텐이 드러나게 하여 텅스텐 상에서 선택적으로 텅스텐을 증착함으로써 AlF
    3 에 의한 문제를 해결하여 저항 특성을 향상시켰다.

    반도체장치의 제조방법
    15.
    发明公开

    公开(公告)号:KR1019930018690A

    公开(公告)日:1993-09-22

    申请号:KR1019920002812

    申请日:1992-02-24

    Inventor: 이형규 신유균

    Abstract: 본 발명은 반도체장치의 제조 방법에 관한 것으로 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막을 식각하여 상기 반도체기판의 소자형성영역을 노출시키는 공정과, 상기 식각된 제1절연막의 내벽에 표면이 매끄러운 스페이서를 형성하는 공정과, 상기 노출된 반도체기판을 통하여 에피택셜층을 선택적으로 성장시키는 공정을 구비하여 이루어지는 것을 특징으로 한다.
    따라서 본 발명에 따른 반도체장치의 제조방법은 종래의 SEG기술에서의 문제점인 소자분리영역과 소장형성영역간의 계면 결함을 제거하여 실제 반도체소장의 생산에 SEG 기술을 적용 가능하게 한다.

    반도체 장치의 제조 방법
    16.
    发明公开

    公开(公告)号:KR1019930017093A

    公开(公告)日:1993-08-30

    申请号:KR1019920000514

    申请日:1992-01-15

    Abstract: 본 발명은 선택 CVD텅스텐공정에 의해 콘택홀을 매몰하는 방법에 관한 것으로, 반도체장치의 제조방법에 있어서, H
    2 환원분위기에서 열처리공정,플라즈마처리공정 또는 레이저 처리공정을 행하여 제조공정중에 발생할수 있는 잔유물을 제거하는 것을 특징으로 하는 본 발명에 의하면, 선택 CVD텅스텐공정시 텅스텐과 실리콘과의 접착특성을 향상시킴으로써 텅스텐의 필오프현상을 방지하고 콘택저항값을 감소시킬수 있으므로 디바이스에 적용했을 경우 신뢰성을 향상시킬 수 있게 된다.

    블랭킷 CVD 텅스텐 형성방법

    公开(公告)号:KR1019930011117A

    公开(公告)日:1993-06-23

    申请号:KR1019910020525

    申请日:1991-11-18

    Abstract: 본 발명은 블랭킷 CVD텅스텐 형성방법에 관한 것으로, Ti/TiN막을 밀착층으로 사용하고 WF
    6 와 SiH
    4 의 환원반응 및 WF
    6 와 H
    2 의 환원반응의 2단계공정에 의해 블랭킷 CVD텅스텐을 증착하여 반도체장치의 콘택홀을 메몰하는 방법에 있어서, 상기 제1단계공정인 SiH
    4 환원반응시의 증착시간을 길게하거나 증착온도를 고온으로 하는 것을 특징으로 하는 본 발명에 의하면, 밀착층인 TiN의 어닐링 유무와 관계없이 안정된 텅스텐의 증착이 가능하므로 디바이스의 전기적 특성의 안정화를 도모할수 있으며, 증착온도와 시간을 변화시키면 종래와 동일한 공정으로도 텅스텐의 리프팅을 방지할수 있으므로 TiN막의 변화에 따른 공정의 변화가 불필요하게 되어 공정의 단순화가 가능하게 된다.

Patent Agency Ranking