公开(公告)号：KR1020170120470A

公开(公告)日：2017-10-31

申请号：KR1020160061012

申请日：2016-05-18

Applicant: 삼성전자주식회사

Inventor： 임선영 ,  오기석 ,  서성용 ,  조영진 ,  최인수

IPC: G06F3/06 ,  G06F9/30 ,  G06F13/16 ,  G06F12/02

Abstract: 본발명에따른저장장치의동작방법은, 외부장치에내부동작에필요한리뉴얼타임(renewal time)을요청하는단계, 상기외부장치로부터상기요청에대응하는내부동작커맨드를수신하는단계, 및상기리뉴얼타임동안상기내부동작커맨드에응답하여상기내부동작을수행하는단계를포함할수 있다.

Abstract translation: 根据本发明的存储装置的操作的方法包括：请求用于内部操作所需的更新时间（更新时间）到外部设备，所述方法包括以下步骤：接收对应于来自外部装置的请求的内部操作命令，和更新时间 并响应内部操作命令执行内部操作。

公开(公告)号：KR1020170104117A

公开(公告)日：2017-09-14

申请号：KR1020170005431

申请日：2017-01-12

Applicant: 삼성전자주식회사

Inventor： 니우,디민 ,  창,무-티엔 ,  정,홍종 ,  임선영 ,  김인동 ,  최장석 ,  핸손,크레이그

IPC: G11C11/4096 ,  G11C5/04 ,  G06F13/42 ,  G11C7/10

CPC classification number: G06F13/1673 ,  G06F13/4068 ,  G06F13/42

Abstract: 하나의실시예에있어서, 메모리모듈은불휘발성메모리및 메모리컨트롤러와접속하기위한비동기식메모리인터페이스를포함한다. 상기비동기식메모리인터페이스는상기메모리컨트롤러로비동기식데이터를보내기위한 DDR(Double Data Rate) 메모리채널의용도변경된핀들(Repurposed pins)을사용할수 있다. 다른실시예에있어서, 시스템은메모리컨트롤러, 불휘발성메모리모듈을포함하는메모리모듈, 및상기메모리컨트롤러및 상기메모리모듈사이의비동기식메모리인터페이스를포함한다. 상기비동기식메모리인터페이스는상기메모리모듈의장치피드백을상기메모리컨트롤러로보내기위해 DDR 메모리채널의용도변경된핀들을사용할수 있다. 또다른실시예에있어서, 방법은불휘발성메모리를포함하는메모리모듈및 메모리컨트롤러사이에비동기식메모리인터페이스를제공하는단계, 및 DDR 메모리채널의용도변경된핀들을사용하여상기메모리컨트롤러로상기메모리모듈의장치피드백을보내는단계를포함한다.

Abstract translation: 在一个实施例中，存储器模块包括用于连接到存储器控制器的非易失性存储器和异步存储器接口。 异步存储器接口可以使用双倍数据速率（DDR）存储器通道的重新调整的引脚来向存储器控制器发送异步数据。 在另一个实施例中，该系统包括存储器控制器，包括非易失性存储器模块的存储器模块以及存储器控制器和存储器模块之间的异步存储器接口。 异步存储器接口可以使用DDR存储器通道的修改的引脚将存储器模块的设备反馈发送到存储器控制器。 在又一个实施例中，一种方法包括在包括非易失性存储器的存储器模块和存储器控制器之间提供异步存储器接口，并且使用DDR存储器通道的修改的引脚来使存储器控制器 并发送反馈。

公开(公告)号：KR1020170104116A

公开(公告)日：2017-09-14

申请号：KR1020170004319

申请日：2017-01-11

Applicant: 삼성전자주식회사

Inventor： 창,무-티엔 ,  니우,디민 ,  정,홍종 ,  임선영 ,  김인동 ,  최장석

IPC: G11C11/408 ,  G11C13/00

CPC classification number: G11C8/08 ,  G11C7/1018 ,  G11C8/04 ,  G11C8/06 ,  G11C8/12 ,  G11C8/18 ,  G11C13/0026 ,  G11C13/0028 ,  G11C13/0069

Abstract: 제 1 개수의행 어드레스비트들과제 2 개수의열 어드레스비트들에의해서각각인덱싱되는행과열로배열되고, 제 3 개수의행 어드레스비트들로특정되는행 어드레스명령어와, 상기행 어드레스명령어에뒤따르는제 4 개수의열 어드레스비트들로특정되는열 어드레스명령어에의해서정의되는아키텍처를사용하여어드레싱되고, 상기제 1 개수는상기제 3 개수보다크거나, 또는상기제 2 개수는상기제 4 개수보다큰 메모리장치의데이터의어드레싱방법은, 상기제 1 개수의행 어드레스비트들을제 1 서브셋의행 어드레스비트들과제 2 서브셋의행 어드레스비트들로분리하고, 상기제 1 개수가상기제 3 개수보다클 때상기제 1 서브셋을상기행 어드레스명령어로지정하고, 상기제 2 서브셋을후속어드레스명령어로명시하거나, 상기제 2 개수의열 어드레스비트들을제 3 서브셋의열 어드레스비트들과제 4 서브셋의열 어드레스비트들로분리하고, 상기제 2 개수가상기제 4 개수보다클 때상기제 4 서브셋을상기열 어드레스명령어로명시하고, 상기제 3 서브셋을이전어드레스명령어로명시하는단계를포함한다.

Abstract translation: 第一数量的行地址位是行地址指令，其排列在分别由两个列地址位索引的行超列中并且由第三数量的行地址位指定， 使用由第四数量的列地址位指定的列地址指令定义的体系结构寻址地址，其中第一数目大于第三数目，或第二数目大于第四数目 一种寻址存储器件中的数据的方法，该方法包括：将第一数量的行地址位分成第一子集的行地址位任务2的子集的行地址位， 将第一子集指定为左上地址指令，将第二子集指定为后续地址指令，或将第二数目的列地址位指定给第三子地址指令， 任务4子集的地址位，并且当所述第四子集大于所述第二数量的虚拟机制的所述数目时，所述第四子集被指定为所述列地址指令，并且所述第三子集被指定为先前的地址指令 和的步骤。

公开(公告)号：KR1020170085918A

公开(公告)日：2017-07-25

申请号：KR1020160008214

申请日：2016-01-22

Applicant: 삼성전자주식회사

Inventor： 임선영

IPC: G06F12/02 ,  G06F12/08 ,  G06F13/16

Abstract: 본발명의실시예에따른불휘발성메모리모듈은, 불휘발성메모리, 상기불휘발성메모리의캐시메모리로동작하는휘발성메모리, 그리고외부장치로부터의읽기커맨드및 어드레스에응답하여상기휘발성메모리에저장된데이터를상기외부장치로출력하고, 상기데이터에동기하여상기데이터의유효성여부또는상기어드레스에대응하는트랜잭션아이디를출력하는모듈컨트롤러를포함하되, 상기유효성여부및 상기트랜잭션아이디는동일한신호라인으로출력된다.

Abstract translation: 根据本发明，非易失性存储器，易失性存储器，和robuteoui读命令的外部设备，并且其中，存储在外部高速缓冲存储器中以操作所述易失性存储器中的数据的地址的响应的实施例的非易失性存储器模块的所述非易失性存储器 和输出装置，包括：同步模块控制器与对应于有效性或的数据的地址，有效期和事务ID的事务ID的输出数据被输出到同一信号线。

公开(公告)号：KR1020170007583A

公开(公告)日：2017-01-19

申请号：KR1020150097296

申请日：2015-07-08

Applicant: 삼성전자주식회사

Inventor： 임선영 ,  김택수 ,  김인동 ,  손한구

IPC: G06F12/02 ,  G06F13/16

Abstract: 본발명에따른호스트, 비휘발성메모리모듈및 메모리모듈을포함하는컴퓨팅시스템의쓰기방법은, 플러시인스트럭션및 플러시데이터를상기비휘발성메모리모듈로출력하는단계, 상기플러시인스트럭션및 상기플러시데이터를상기메모리모듈로출력하는단계, 및커밋인스트럭션을상기비휘발성메모리모듈과상기메모리모듈로출력하는단계를포함한다.

公开(公告)号：KR1020150142212A

公开(公告)日：2015-12-22

申请号：KR1020140070561

申请日：2014-06-11

Applicant: 삼성전자주식회사

Inventor： 임선영 ,  이동양 ,  조영진 ,  권오성

IPC: G11C7/22 ,  G11C7/10

CPC classification number: G11C7/10 ,  G06F13/1694 ,  G11C7/1063 ,  G11C7/109

Abstract: 메모리시스템은제1 및제2 메모리장치들, 메모리추상화블록및 메모리컨트롤러를포함한다. 제1 메모리장치는결정형인터페이스에기초하여동작한다. 제2 메모리장치는비결정형인터페이스에기초하여동작한다. 메모리컨트롤러는제1 동작모드에서제1 커맨드및 제1 어드레스를기초로제1 채널을통하여제1 메모리장치와제1 데이터를주고받으며, 제2 동작모드에서제2 커맨드를기초로제1 채널을통하여메모리추상화블록과제1 패킷을주고받는다. 메모리추상화블록은제2 동작모드에서제2 커맨드를기초로제2 메모리장치와제1 패킷을주고받는다.

Abstract translation: 存储器系统包括：基于结晶界面操作的第一存储器件; 基于非结晶界面操作的第二存储器件; 存储器控制器，其基于第一操作模式中的第一命令和第一地址，通过第一通道向第一存储器件发送和从第一存储器件接收第一数据，并且通过该存储器控制器向存储器抽象块发送和从存储器抽象块接收第一数据包 在第二操作模式中基于第二命令的第一通道; 以及基于第二操作模式中的第二命令向第二存储器件发送和从第二存储器件接收第一分组的存储器抽象模块。

公开(公告)号：KR1020150015764A

公开(公告)日：2015-02-11

申请号：KR1020130091572

申请日：2013-08-01

Applicant: 삼성전자주식회사

Inventor： 임선영 ,  이진화 ,  김동휘

IPC: G06F13/16 ,  G06F13/38 ,  G06F12/00

CPC classification number: G06F12/0246 ,  G06F2212/7201

Abstract: 스토리지 디바이스는 비휘발성 스토리지 및 스토리지 컨트롤러를 포함한다. 상기 비휘발성 스토리지는 논리 어드레스, 상기 논리 어드레스에 상응하는 물리 어드레스 및 상기 물리 어드레스를 지정하는 인덱스를 컨텐츠로서 저장하는 맵 테이블을 구비한다. 상기 스토리지 컨트롤러는 상기 비휘발성 스토리지를 제어한다. 상기 스토리지 컨트롤러는 초기화 프로세스 동안에 상기 맵 테이블의 상기 컨텐츠를 외부의 호스트 디바이스에 전송하고, 상기 호스트 디바이스로부터 전송되는 리퀘스트, 논리 어드레스 및 인덱스에 기초하여 상기 비휘발성 스토리지를 직접 액세스한다.

Abstract translation: 存储设备可以包括非易失性存储器和存储控制器。 非易失性存储器可以包括存储逻辑地址，对应于其的物理地址和指定物理地址作为内容的索引的映射表。 存储控制器控制非易失性存储。 存储控制器被配置为在初始化过程期间将存储在映射表中的内容发送到外部主机设备，并且基于从主机设备发送的请求，逻辑地址和索引来访问非易失性存储器。 因此，可以提高存储装置的操作速度。

公开(公告)号：KR1020140088463A

公开(公告)日：2014-07-10

申请号：KR1020130000365

申请日：2013-01-02

Applicant: 삼성전자주식회사

Inventor： 임선영 ,  김동휘

IPC: G06F13/24

CPC classification number: G06F13/24 ,  G06F13/1694

Abstract: A memory system according to one embodiment of the present invention includes: a first memory device and a second memory device; a memory controller which controls the second memory device, stores a request for accessing the first memory device, and generates an interrupt signal; and a host which receives the request in response to the interrupt signal generated from the memory controller. Therefore, a semiconductor memory device can request an access to an inner memory block from the host.

Abstract translation: 根据本发明的一个实施例的存储器系统包括：第一存储器件和第二存储器件; 控制第二存储装置的存储器控​​制器存储访问第一存储装置的请求，并产生中断信号; 以及响应于从存储器控制器产生的中断信号接收请求的主机。 因此，半导体存储器件可以请求从主机访问内部存储器块。

公开(公告)号：KR1020140032755A

公开(公告)日：2014-03-17

申请号：KR1020120099428

申请日：2012-09-07

Applicant: 삼성전자주식회사

Inventor： 신용식 ,  임선영

IPC: G06F13/14 ,  G06F1/04

Abstract: Provided are an interface and an interface method thereof comprising a master device and at least one slave device electrically connected to the master device, wherein: the master device includes a mode decision and switching request unit, a logic and control unit, a reference clock signal generating unit, and a general-purpose phase alignment unit; the slave device includes a mode analysis unit, a simultaneous operation prevention unit, a clock circuit, a logic and control unit, a delay unit, a reference clock signal generating unit, and a phase alignment unit; and the general-purpose alignment unit receives a reference clock signal generated from the reference signal generating unit of the master device and supplies a system clock signal to at least one slave device electrically connected to the master device. [Reference numerals] (30) General-purpose phase alignment unit; (31) Reference clock signal generating unit; (32) Logic and control unit; (35) Mode decision and switching request unit; (51) Clock signal generating unit; (52) Logic and control unit; (53) Clock signal unit; (55) Mode analysis unit; (57) Simultaneous operation prevention unit; (59) Reference clock signal generating unit; (60) Phase alignment unit; (61) Delaying unit

Abstract translation: 提供了一种接口及其接口方法，包括主设备和至少一个与主设备电连接的从设备，其中：主设备包括模式决策和切换请求单元，逻辑和控制单元，参考时钟信号 生成单元和通用相位对准单元; 从设备包括模式分析单元，同时操作防止单元，时钟电路，逻辑和控制单元，延迟单元，参考时钟信号产生单元和相位对准单元; 并且通用对准单元接收从主设备的参考信号产生单元产生的参考时钟信号，并将系统时钟信号提供给与主设备电连接的至少一个从设备。 （附图标记）（30）通用相位对准单元; （31）参考时钟信号发生单元; （32）逻辑和控制单元; （35）模式决策和切换请求单元; （51）时钟信号发生单元; （52）逻辑和控制单元; （53）时钟信号单元; （55）模式分析单元; （57）同时作业预防单位; （59）参考时钟信号发生单元; （60）相位对准单元; （61）延期单位

公开(公告)号：KR1020130112210A

公开(公告)日：2013-10-14

申请号：KR1020120034429

申请日：2012-04-03

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 권오성 ,  한환수 ,  임선영 ,  김성건

IPC: G11C7/10 ,  G06F12/00

CPC classification number: G06F12/0238 ,  G06F12/0246 ,  G06F12/08 ,  G06F12/121 ,  G06F2212/205 ,  G06F2212/222

Abstract: PURPOSE: A memory system and a page replacement method thereof shorten a delay time required for a page swap by using a backup non-volatile memory as a swap device. CONSTITUTION: A non-volatile memory directly exchanges data with a central processing device (111). Necessary data is loaded to a main memory (112) from a disc and the non-volatile memory in the operation of the central processing device. The non-volatile memory is used as a swap device of the main memory. The central processing device swaps a code page selected as a replaced target in the main memory with the non-volatile memory. The main memory includes a page table (113) referenced by the central processing device.

Abstract translation: 目的：存储器系统及其页面替换方法通过使用备用非易失性存储器作为交换设备来缩短页面交换所需的延迟时间。 构成：非易失性存储器直接与中央处理装置（111）交换数据。 在中央处理装置的操作中，必要的数据从盘和非易失性存储器加载到主存储器（112）。 非易失性存储器用作主存储器的交换设备。 中央处理设备用非易失性存储器交换在主存储器中被选择为替换目标的代码页。 主存储器包括由中央处理装置引用的页表（113）。