-
公开(公告)号：KR1020100008869A
公开(公告)日：2010-01-27
申请号：KR1020080069467
申请日：2008-07-17
Applicant: 삼성전자주식회사
CPC classification number: B29C45/2896
Abstract: PURPOSE: A hot runner system and injection molding method using the same is provided to prevent the addition of a cost due to a cutting post-process of a gate by cutting it during an injection molding. CONSTITUTION: A hot runner system consists of a nozzle(20) and a valve pin(30). The valve pin is installed within the nozzle. A groove(32) is formed on the circumference of the valve pin, and forms a gate. The gate makes resin flow into a cavity of a mold depending on the operation of the valve pin. The cutting unit is formed in the groove. The cutting part cuts the resin filled in the gate.
Abstract translation: 目的：提供一种热流道系统和使用该流道系统的注射成型方法，以防止在注射成型期间通过切割后续加工浇口造成的成本增加。 构成：热流道系统由喷嘴（20）和阀针（30）组成。 阀针安装在喷嘴内。 在阀销的圆周上形成有槽（32），形成闸门。 根据阀针的操作，门使树脂流入模具的腔。 切割单元形成在凹槽中。 切割部分切割填充在门中的树脂。
-
公开(公告)号：KR100519246B1
公开(公告)日：2005-10-06
申请号：KR1020030056145
申请日：2003-08-13
Applicant: 삼성전자주식회사
Inventor： 전필재
IPC: H03L7/099
CPC classification number: H03L7/081 , H03L7/0891 , H03L7/0996 , H03L7/0998 , H03L7/18
Abstract: 위상검출신호와 위상에러신호를 발생시키는 위상검출기, 차지펌프, 대역폭을 설정하는 루프필터, 다중위상 출력신호를 발생시키는 전압제어 오실레이터, 샘플러, 다중위상 제어신호를 발생시키는 제어회로, 및 디바이더를 포함하는 위상동기루프에 기초한 클럭 발생기가 개시된다.
본 발명에 따른 클럭 발생기에 의하면, 안정도와 트래킹 지터는 종래의 클럭 발생기와 비슷한 값을 가지고, 주기 지터의 특성은 크게 향상된다. 또한, 본 발명에 따른 클럭 발생기는 하나의 극점을 가지며 루프필터에 커패시터 1 개만 사용한다.-
公开(公告)号：KR100496792B1
公开(公告)日：2005-09-08
申请号：KR1019970045870
申请日：1997-09-04
Applicant: 삼성전자주식회사
Inventor： 전필재
IPC: G11C11/40
Abstract: 본 발명은 기준전압 발생회로에 관한 것으로, 저항기, 제 1 및 제 2 PMOS 트랜지스터, 그리고 NMOS 트랜지스터를 포함한다. 상기 저항기는 전원단자와 출력단자 사이에 연결된다. 상기 제 1 PMOS 트랜지스터는 상기 출력단자에 연결되는 소스 단자, 접지에 연결되는 드레인 단자, 그리고 게이트 단자를 갖는다. 상기 제 2 PMOS 트랜지스터는 상기 출력단자에 연결되는 소스 단자, 상기 제 1 PMOS 트랜지스터의 게이트 단자에 연결되는 게이트 단자 및 드레인 단자를 갖는다. 그리고 상기 NMOS 트랜지스터는 상기 출력단자에 연결되는 게이트 단자, 상기 제 2 PMOS 트랜지스터의 드레인 단자에 연결되는 드레인 단자, 그리고 접지에 연결되는 소스 단자를 갖는다. 여기에서, 상기 제 2 PMOS 트랜지스터는 상기 제 1 PMOS 트랜지스터의 게이트 및 소스 단자 사이의 전압을 제어하여 상기 출력단자의 전압이 안정적으로 유지되도록 한다.
본 발명에 의하면, 출력 단자의 전압을 안정적으로 유지하면서 칩의 크기를 줄일 수 있다.-
公开(公告)号：KR1020050018150A
公开(公告)日：2005-02-23
申请号：KR1020030056145
申请日：2003-08-13
Applicant: 삼성전자주식회사
Inventor： 전필재
IPC: H03L7/099
CPC classification number: H03L7/081 , H03L7/0891 , H03L7/0996 , H03L7/0998 , H03L7/18
Abstract: PURPOSE: A clock generator having one pole is provided to improve the characteristics of period jitter based on a phase-locked loop. CONSTITUTION: A phase detector(10) receives an input clock signal and a feedback signal, and generates a phase detection signal and a phase error signal by comparing phases of the input clock signal and the feedback signal. A charge pump(20) receives the phase detection signal and generates a loop control signal. A loop filter(30) receives the loop control voltage and sets a bandwidth of the circuit. A voltage controlled oscillator(40) receives an output signal of the loop filter and generates a multi-phase output signal. A sampler(50) receives the phase detection signal, the multi-phase output signal, and a multi-phase control signal and generates the first and the second output signal and an updown signal. A control circuit(70) receives the first and the second output signal and the updown signal, and generates the multi-phase control signal. A divider(60) receives the first output signal from the sampler and converts the first output signal into a signal having a low frequency.
Abstract translation: 目的：提供具有一极的时钟发生器，以提高基于锁相环的周期抖动的特性。 构成：相位检测器（10）接收输入时钟信号和反馈信号，并通过比较输入时钟信号和反馈信号的相位来产生相位检测信号和相位误差信号。 电荷泵（20）接收相位检测信号并产生回路控制信号。 环路滤波器（30）接收环路控制电压并设置电路的带宽。 压控振荡器（40）接收环路滤波器的输出信号并产生多相输出信号。 采样器（50）接收相位检测信号，多相输出信号和多相控制信号，并产生第一和第二输出信号和升降信号。 控制电路（70）接收第一和第二输出信号和升降信号，并产生多相控制信号。 分频器（60）从采样器接收第一输出信号，并将第一输出信号转换成具有低频率的信号。
-
公开(公告)号：KR1020020075007A
公开(公告)日：2002-10-04
申请号：KR1020010015161
申请日：2001-03-23
Applicant: 삼성전자주식회사
IPC: H03L7/08
CPC classification number: H03L7/193 , H03L7/0891 , H03L7/0996
Abstract: PURPOSE: A PLL(Phase Locked Loop) circuit for fractional-N frequency synthesizer is provided to reduce various noises such as a substrate noise proportional to the number of output signals and phase errors by improving a structure of the PLL circuit. CONSTITUTION: A phase-frequency comparator(110) detects a phase error of an input signal or a reference signal(Fref) and a feedback signal and outputs pulse signals(UP,DN) corresponding to the phase error. A charge pump(120) generates charge pump output current(Icp) in response to the pulse signals(UP,DN). The charge pump output current(Icp) is filtered and converted to an output voltage(Vctrl) by a loop filter(130). A voltage controlled oscillator(140) outputs an output signal(Fout) of a frequency proportional to the output voltage(Vctrl) of the loop filter(130). The voltage controlled oscillator(140) outputs a fractional demultiplied clock signal(MCLK) behind the clock signal(Fout). The fractional demultiplied clock signal(MCLK) is fed back to the phase-frequency detector(110).
Abstract translation: 目的：提供一种用于分数N频率合成器的PLL（锁相环）电路，通过改善PLL电路的结构，减少诸如与输出信号数量和相位误差成正比的衬底噪声等各种噪声。 构成：相位比较器（110）检测输入信号或参考信号（Fref）和反馈信号的相位误差，并输出与相位误差对应的脉冲信号（UP，DN）。 电荷泵（120）响应于脉冲信号（UP，DN）产生电荷泵输出电流（Icp）。 电荷泵输出电流（Icp）被滤波并通过环路滤波器（130）转换成输出电压（Vctr1）。 压控振荡器（140）输出与环路滤波器（130）的输出电压（Vctr1）成比例的频率的输出信号（Fout）。 压控振荡器（140）在时钟信号（Fout）后面输出分数分频时钟信号（MCLK）。 分数分频时钟信号（MCLK）被反馈到相位频率检测器（110）。
-
Patent Agency Ranking
公开(公告)号：KR1019990079930A
公开(公告)日：1999-11-05
申请号：KR1019980012830
申请日：1998-04-10
Applicant: 삼성전자주식회사
IPC: H03B5/12
Abstract: 본 발명에 따른 전압 제어 발진기는 외부 전압을 받아들이고, 외부로부터 공급되는 제 1, 제 2 및 제 3 스위치 신호들과 상호 상보적인 전압 레벨을 갖는 제 1 및 제 2 기준 전압들에 응답해서, 서로 다른 크기를 갖는 제 1, 제 2 및 제 3 전류들을 선택적으로 출력하기 위한 스위치 회로와; 상기 제 1, 제 2 및 제 3 전류들을 받아들이고, 외부로부터 공급되는 제어 신호와 상기 제 2 기준 전압에 응답해서, 상기 스위치 회로에서 선택적으로 공급되는 상기 제 1, 제 2 및 제 3 전류들의 크기에 의해 주파수의 범위가 결정되는 발진 신호를 출력하기 위한 발진 회로와; 상기 발진 신호를 받아들이고, 상기 발진 신호를 출력하기 위한 출력 버퍼를 포함한다. 상기 스위치 회로는 상기 전압 제어 발진기가 저 전압에서 동작할 때, 필요로하는 전류들을 선택적으로 공급하여, 입력 신호를 공급하는 전 단계의 회로에서 출력되는 전압의 변동에 따른 영향을 줄일 수 있다.
-
公开(公告)号：KR1020090126415A
公开(公告)日：2009-12-09
申请号：KR1020080052478
申请日：2008-06-04
Applicant: 삼성전자주식회사
CPC classification number: B29C45/14065 , B23K26/382 , B29C45/04 , B29C45/1418 , B29C45/1761 , B29C2045/14155 , B29C2045/14286
Abstract: PURPOSE: An injection mold is provided to distribute molten resin uniformly on a first molding surface by adhering film deformed by a suction force of a suction tool over a first mold surface. CONSTITUTION: An injection mold(10) consists of a first and second molds(11,12), and a vacuum pump(13). The first and second molds have a first and second mold faces(11a,12a). The second mold face forms a cavity conforming to an injection molded product with the first mold surface. The vacuum pump creates a suction force. A suction tool(11b) is formed in the first mold face and sucks the first mold face by the suction force from the vacuum pump.
Abstract translation: 目的：提供一种注塑模具，通过将由抽吸工具的吸力变形的膜粘附在第一模具表面上，将熔融树脂均匀地分布在第一模制表面上。 构成：注射模具（10）由第一和第二模具（11,12）和真空泵（13）组成。 第一和第二模具具有第一和第二模具面（11a，12a）。 第二模具表面形成符合注射成型产品与第一模具表面的空腔。 真空泵产生吸力。 吸入工具（11b）形成在第一模具面中，并通过来自真空泵的抽吸力吸引第一模具面。
-
公开(公告)号：KR1020090051480A
公开(公告)日：2009-05-22
申请号：KR1020070117893
申请日：2007-11-19
Applicant: 삼성전자주식회사
CPC classification number: B29C33/38 , B29C33/424
Abstract: 본 발명에 따른 금형제조방법은 금형면을 경면 처리하는 단계와, 금형면에 희생층을 형성하는 단계와, 희생층에 금형면에 형성될 요철과 대응하는 형상의 요철형성홈을 형성하는 단계와, 요철형성홈에 요철이 형성되도록 하는 단계와, 희생층을 제거하는 단계를 포함하여, 금형면을 경면 처리한 후, 경면 처리된 금형면에 요철을 형성하도록 되어 있으므로, 요철의 주위에도 경면 처리가 되어 있는 금형면을 갖는 금형을 제조할 수 있다.
-
公开(公告)号：KR100839499B1
公开(公告)日：2008-06-19
申请号：KR1020060132768
申请日：2006-12-22
Applicant: 삼성전자주식회사
IPC: G11C11/407 , G11C8/00
CPC classification number: H03L7/0995 , H03L7/0805 , H03L7/081 , H03L7/0891 , G11C11/4076 , G11C7/222
Abstract: An apparatus for controlling delay and a method thereof are provided to output a reference signal at a specific time by delaying the reference signal. A phase locked loop(310) generates the same frequency as the frequency of a reference signal. A delay unit(320) includes a delay cell block outputting a plurality of delay signals with equal delay interval by delaying the reference signal during the cycle of the reference signal, and controls the delay interval on the basis of phase-frequency difference between first and second input signals of the phase locked loop, and outputs one of the delay signals as a delayed reference signal as a specific time. The phase locked loop converts the control voltage generated on the basis of phase-frequency difference between the first and the second input signals as a bias current, and generates an oscillation signal on the basis of the bias current, and generates the second input signal by dividing the oscillation signal.
Abstract translation: 提供一种用于控制延迟的装置及其方法，用于通过延迟参考信号在特定时间输出参考信号。 锁相环（310）产生与参考信号的频率相同的频率。 延迟单元（320）包括延迟单元块，其通过在参考信号的周期期间延迟参考信号而以相等的延迟间隔输出多个延迟信号，并且基于第一和第 锁相环的第二输入信号，并且将延迟信号中的一个作为延迟参考信号输出为特定时间。 锁相环将基于第一和第二输入信号之间的相位 - 频率差产生的控制电压作为偏置电流进行转换，并且基于偏置电流产生振荡信号，并且产生第二输入信号 划分振荡信号。
-
公开(公告)号：KR100839488B1
公开(公告)日：2008-06-19
申请号：KR1020060083000
申请日：2006-08-30
Applicant: 삼성전자주식회사
Inventor： 전필재
IPC: H03L7/08
CPC classification number: H04L7/10 , H03L7/087 , H03L7/0891 , H03L7/0995 , H03L7/18 , H04L7/033
Abstract: 클럭 및 데이터 복원 회로는 위상 고정 루프, 미러 지연부, 프리엠블 위상 검출부 및 샘플링부를 포함한다. 상기 위상 고정 루프는 위상 검출기, 차지 펌프 및 전압 제어 발진기를 포함하고, 데이터 신호를 입력받아서 클럭 신호의 위상을 상기 데이터 신호의 위상에 추종하도록 생성한다. 상기 미러 지연부는 프리엠블 구간 동안 프리엠블 신호를 입력받아 소정의 위상차들을 가지는 복수의 지연 프리엠블 신호들을 출력한다. 상기 프리엠블 위상 검출부는 상기 프리엠블 구간 동안 상기 프리엠블 신호의 위상 및 상기 클럭 신호의 위상을 비교하여 그 비교 정보를 가지는 프리엠블 위상 검출 신호를 상기 차지 펌프에 제공한다. 상기 샘플링부는 상기 데이터 신호를 상기 클럭 신호로 샘플링하여 데이터를 추출한다.
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.021 seconds)
