公开(公告)号：KR1020090007812A

公开(公告)日：2009-01-21

申请号：KR1020070070938

申请日：2007-07-16

Applicant: 삼성전자주식회사

Inventor： 정동진

IPC: H01L27/105

CPC classification number: H01G4/1227 ,  H01G4/30 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65 ,  Y10T29/435

Abstract: A high dielectric capacitor, a manufacturing method thereof and a semiconductor device manufacturing method including the same are provided to increase an effective area between a bottom electrode and a high dielectric layer pattern, thereby increasing electrostatic capacity of the high dielectric capacitor. A high dielectric capacitor comprises a bottom electrode(142) arranged on a substrate(10), a high dielectric layer pattern(154) arranged on the bottom electrode, and an upper electrode(156) arranged in the high dielectric film pattern. At this time, the bottom electrode has a rounded surface between the side and the upper side and between the side and the upper side. A conductive construct(100), an insulating layer arranged on the conductive construct, and a contact plug(126) electrically connected to the conductive construct as passing through the insulating layer are arranged on the substrate. The bottom electrode is arranged on the contact plug and insulating layer. The bottom electrode comprises a first bottom electrode(144) including metal-nitride as being arranged on the contact plug and insulating layer, and a second bottom electrode(146) including at least one selected from a group consisting of metal, metal oxide and metal alloy as being arranged on the first bottom electrode.

Abstract translation: 提供一种高介电电容器及其制造方法以及包括该高介电电容器的半导体器件制造方法，以增加底部电极和高电介质层图案之间的有效面积，从而增加高介电电容器的静电容量。 高介电电容器包括布置在基板（10）上的底部电极（142），布置在底部电极上的高介电层图案（154）和布置在高电介质膜图案中的上部电极（156）。 此时，底部电极在侧面和上侧之间以及侧面和上侧之间具有圆形表面。 导电构件（100），布置在导电构件上的绝缘层和与导电构件电连接通过绝缘层的接触插头（126）布置在衬底上。 底部电极布置在接触塞和绝缘层上。 底部电极包括设置在接触塞和绝缘层上的包括金属氮化物的第一底部电极（144）和包括选自金属，金属氧化物和金属中的至少一种的第二底部电极（146） 合金布置在第一底部电极上。

公开(公告)号：KR1020060105248A

公开(公告)日：2006-10-11

申请号：KR1020050027863

申请日：2005-04-04

Applicant: 삼성전자주식회사

Inventor： 이주형 ,  박상진 ,  최영준 ,  이명우 ,  차영옥 ,  김형걸 ,  어기한 ,  정동진 ,  박종웅 ,  조만승

IPC: G06F3/03 ,  G06F3/00

Abstract: 위치 정보를 검출하는 능력을 향상시킬 수 있는 표시장치가 개시된다. 표시패널 내에 구비된 센싱 어레이는 초기화 시간동안 액정층의 초기 두께에 대응하는 초기전압을 출력하고, 센싱 시간동안 외부 압력에 의한 액정층의 변화된 두께에 대응하는 센싱전압을 출력한다. 제어부는 센싱전압과 초기전압을 비교하여 외부 압력의 제공 여부를 판단하고, 외부 압력이 제공된 위치정보를 생성한다. 여기서, 센싱 어레이는 센싱 커패시터 및 센싱 커패시터를 충전시키는 스위칭 소자로 이루어진다. 따라서, 사용자에 의해서 터치된 위치 정보를 검출하는 능력을 향상시킬 수 있다.

公开(公告)号：KR1020060074322A

公开(公告)日：2006-07-03

申请号：KR1020040113037

申请日：2004-12-27

Applicant: 삼성전자주식회사

Inventor： 정동진 ,  이주형 ,  어기한

IPC: H05B33/04 ,  H05B33/10

Abstract: 상부 기판에 투명 흡습제가 증착 또는 코팅된 유기 전계 발광 표시장치가 제공된다. 유기 전계 발광 표시장치는 박막 트랜지스터, 캐소드 전극, 유기 전계 발광층 및 애노드 전극을 포함하는 유기 전계 발광 구조물이 형성된 하부 기판 및 일면의 적어도 일부에 투명 흡습제층이 코팅 또는 증착되고 하부 기판과 봉지되는 상부 기판을 포함한다. 또한, 상부 기판에 투명 흡습제가 증착 또는 코팅된 유기 전계 발광 표시장치 제조 방법이 제공된다.
유기 전계 발광 표시장치, 흡습제, 코팅, 증착, 봉지

公开(公告)号：KR1020020016345A

公开(公告)日：2002-03-04

申请号：KR1020000049623

申请日：2000-08-25

Applicant: 삼성전자주식회사

Inventor： 정동진 ,  김기남

IPC: H01L27/105

CPC classification number: H01L28/75 ,  H01L28/55

Abstract: PURPOSE: A semiconductor device including a ferroelectric capacitor is to provide a ferroelectric memory device having a cell structure of one transistor and one capacitor and an excellent operating characteristic, by greatly improving a read/write endurance property and a memory retention property. CONSTITUTION: A conductive plug(400) is electrically connected to a semiconductor substrate(100), penetrating an insulation layer formed on the semiconductor substrate. The first lower metal layer(510) functions to prevent oxygen diffusion to the conductive plug, electrically connected to the conductive plug. A conductive lower metal oxide layer(530) is formed on the first lower metal layer. A lower electrode(500) includes the second lower metal layer(550) inducing an interface lattice matching, formed on the lower metal oxide layer. A ferroelectric layer(600) is formed on the second lower metal layer of the lower electrode. The first upper metal layer(710) induces an interface lattice matching, formed on ferroelectric layer. A conductive upper metal oxide layer(730) is formed on the first upper metal layer. The second upper metal layer(750) is formed on the upper metal oxide layer, functioning to prevent material diffusion. An interconnection is electrically connected to the upper electrode(700), penetrating the upper insulation layer on the upper electrode.

Abstract translation: 目的：包括铁电电容器的半导体器件通过大大提高读/写耐久性和存储保持性，提供具有一个晶体管和一个电容器的单元结构和优异的工作特性的铁电存储器件。 构成：导电插头（400）与半导体衬底（100）电连接，穿过半导体衬底上形成的绝缘层。 第一下金属层（510）用于防止氧气扩散到导电插塞，电连接到导电插塞。 导电的下金属氧化物层（530）形成在第一下金属层上。 下电极（500）包括形成在下金属氧化物层上的引起界面晶格匹配的第二下金属层（550）。 在下电极的第二下金属层上形成铁电体层（600）。 第一上金属层（710）在铁电层上形成界面晶格匹配。 导电上金属氧化物层（730）形成在第一上金属层上。 第二上金属层（750）形成在上金属氧化物层上，用于防止材料扩散。 互连电连接到上电极（700），穿透上电极上的上绝缘层。

公开(公告)号：KR100308190B1

公开(公告)日：2001-09-26

申请号：KR1019990001610

申请日：1999-01-20

Applicant: 삼성전자주식회사

Inventor： 정동진

IPC: C30B29/22

CPC classification number: H01L21/02197 ,  H01L21/02282 ,  H01L21/0234 ,  H01L21/02343 ,  H01L21/02356 ,  H01L21/31122 ,  H01L21/31691

Abstract: 본발명은강유전결정물질형성을위한공정중 발생하는파이로클로르(pyrochlore)를제거하는방법에관한것으로, 비정질의강유전전구물질을증착한후, 결정화열처리공정을통해비정질강유전전구물질을페로브스카이트(perovskite) 결정구조로전환시킨후, 상기결정화를위한열처리공정에서필연적으로발생하는중간물질인파이로클로르를제거하기위해건식식각과습식세정공정을순차적으로적용하여강유전막표면으로부터파이로클로르를완전히제거한다. 이와같은방법에의해서, 강유전막의결정결함을최소화함으로써그 신뢰성을확보할수 있으며또한이를이용한강유전커패시터의신뢰성을확보할수 있다.

公开(公告)号：KR100282045B1

公开(公告)日：2001-03-02

申请号：KR1019980032233

申请日：1998-08-07

Applicant: 삼성전자주식회사

Inventor： 정동진

IPC: G11C11/22

Abstract: 여기에 개시되는 불 휘발성 디램 장치는 복수 개의 워드 라인들, 적어도 하나의 플레이트 라인, 상기 워드 라인들과 교차하도록 배열된 적어도 한 쌍의 비트 라인들, 그리고 복수 개의 메모리 셀들을 포함한다. 상기 메모리 셀들 각각은 상기 비트 라인들 사이에 연결되고 2개의 엑세스 트랜지스터들 및 2개의 강유전체 커패시터들로 구성된다. 상기 메모리 장치는 게다가 상기 플레이트 라인에 연결된 플레이트 전압 공급 회로를 포함하며, 그것은 상기 플레이트 라인으로 제 1 전압과 제 2 전압 중 하나의 전압을 공급한다. 상기 메모리 장치는 게다가 상기 한 쌍의 비트 라인들에 연결된 프리챠지 회로를 포함한다.

公开(公告)号：KR1020000051270A

公开(公告)日：2000-08-16

申请号：KR1019990001610

申请日：1999-01-20

Applicant: 삼성전자주식회사

Inventor： 정동진

IPC: C30B29/22

CPC classification number: H01L21/02197 ,  H01L21/02282 ,  H01L21/0234 ,  H01L21/02343 ,  H01L21/02356 ,  H01L21/31122 ,  H01L21/31691

Abstract: PURPOSE: A method for forming a perovskite crystalline high dielectric membrane and a method for preparing a high dielectric capacitor are provided which are able to secure the reliability of the high dielectric membrane by completeyl eliminating pyrochlore and also secure the reliability of the high dielectric capacitor using thereof. CONSTITUTION: A method for forming a perovskite crystalline high dielectric membrane comprises steps of: (i) depositing amorphous high dielectric material membrane on an integrated circuit base plate; (ii) annealing the amorphous high dielectric material membrane to form a perovskite phase high dielectric crystal where a pyrochlore phase is formed by annealing; (iii) dry-etching the step (ii) to eliminate the pyrochlore phase where an etched damaged layer is formed by the dry-etching; and (iv) wet-etching the step (iii) to eliminated the etched damaged layer and the remaining pyrochlore phase. The method for preparing a high dielectric capacitor comprises steps of: (i) forming an insulating membrane on a semiconductor base plate; (ii) forming a lower electrode of the capacitor on the insulating membrane; (iii) depositing an amorphous high dielectric material membrane on the insulating membrane; (iv) annealing the amorphous high dielectric material membrane on the insulating membrane to form perovskite phase high dielectric crystal where a pyrochlore phase is formed by annealing; (v) eliminating the pyrochlore phase; and (vi) forming an upper electrode of the capacitor on the step (v).

Abstract translation: 目的：提供一种形成钙钛矿结晶高介电膜的方法和制备高介电电容器的方法，其能够通过完全消除烧绿石确保高介电膜的可靠性，并且还确保高介电电容器的可靠性，使用 它们。 构成：形成钙钛矿晶体高介电膜的方法包括以下步骤：（i）在集成电路基板上沉积非晶高介电材料膜; （ii）使非晶高介电材料膜退火以形成通过退火形成烧绿石相的钙钛矿相高介电晶体; （iii）干法蚀刻步骤（ii）以消除通过干蚀刻形成蚀刻损伤层的烧绿石相; 和（iv）湿式蚀刻步骤（iii）以消除蚀刻的损伤层和剩余的烧绿石相。 制备高介电电容器的方法包括以下步骤：（i）在半导体基板上形成绝缘膜; （ii）在绝缘膜上形成电容器的下电极; （iii）在所述绝缘膜上沉积非晶高介电材料膜; （iv）对绝缘膜上的非晶高介电材料膜进行退火，形成通过退火形成烧绿石相的钙钛矿相高介电晶体; （v）消除烧绿石相; 和（vi）在步骤（v）上形成电容器的上电极。

公开(公告)号：KR100247224B1

公开(公告)日：2000-03-15

申请号：KR1019970003338

申请日：1997-02-04

Applicant: 삼성전자주식회사

Inventor： 박주한 ,  구본재 ,  정동진 ,  강남수

IPC: H01L27/108

Abstract: 강유전체 반도체 소자의 제조방법은 씨모오스 공정이 완료된 트윈 웰 구조의 기판상부에 차례로 절연막, 점착층, 하부전극 층, 강유전체 층, 및 상부전극 층을 이루게 될 물질을 적층한 후, 패터닝을 행하여 상부전극, 강유전체, 하부전극을 가지는 강유전체 캐패시터를 형성하는 단계와, 상기 강유전체 층을 보호하기 위해 반응 방지막을 상기의 결과물에 도포후 패터닝을 행하여 상기 캐패시터를 상기 반응 방지막으로써 감싸는 단계와, 층간유전막을 이루게 될 물질을 전체 상부에 도포하고 메탈 콘택들을 만든 후 제1메탈라인을 형성하는 단계와, 상기 제1메탈라인의 상부 및 상기 층간유전막 상부에 메탈간 유전막을 도포하고 콘택을 만든 후 제2메탈라인을 형성하는 단계를 가짐을 특징으로 한다.

公开(公告)号：KR1019990024829A

公开(公告)日：1999-04-06

申请号：KR1019970046199

申请日：1997-09-08

Applicant: 삼성전자주식회사

Inventor： 이진우 ,  김기남 ,  정동진

IPC: G11C11/22

Abstract: 본 발명의 강유전체 램 (FRAM) 장치는 워드 라인들, 상기 워드 라인들 각각에 대응하는 셀 전극 라인들, 상기 워드 라인들과 교차되도록 배열된 비트 라인들, 그리고 각각이 스위칭 트랜지스터와 강유전체 커패시터를 포함하는 메모리 셀들의 어레이와; 상기 어레이의 워드 라인들 하나를 선택하기 위한 선택 신호와 비선택된 워드 라인들로 공급하기 위한 비선택 신호들을 발생하고, 그리고 상기 셀 전극 라인들 중 상기 선택된 워드 라인에 대응하는 하나를 구동 신호로 구동하는 행 디코더 회로 및; 기입 동작 동안에 제 1 레벨의 구동 신호를 발생하고, 독출 동작 동안에 상기 제 1 레벨보다 높은 제 2 레벨의 상기 구동 신호를 발생하는 구동 신호 발생 회로를 포함한다.

公开(公告)号：KR1019990020113A

公开(公告)日：1999-03-25

申请号：KR1019970043558

申请日：1997-08-30

Applicant: 삼성전자주식회사

Inventor： 정동진

IPC: G11C11/22

Abstract: 본 발명의 강유전체 램 장치는 워드 라인들, 비트 라인들, 상기 워드 라인들에 대응하는 셀 전극 라인들, 그리고 각각이 강유전체 커패시터와 스위칭 트랜지스터를 구비한 메모리 셀들의 메모리 셀 어레이와; 상기 메모리 셀들 중 선택된 메모리 셀의 데이터 비트에 대응하는 레벨, 그리고 데이터 비트들에 각각 대응하는 레벨들의 평균 레벨을 갖는 레퍼런스 레벨을 받아들여서, 상기 선택된 데이터 비트의 레벨을 감지하기 위한 감지 회로 및; 상기 감지 회로로 상기 레퍼런스 레벨을 제공하기 위한 레퍼런스 셀 어레이를 포함하고, 상기 레퍼런스 셀 어레이는 상기 비트 라인들에 각각 대응하는 적어도 하나 이상의 리던던트 셀을 부가적으로 구비함으로써 상기 레퍼런스 레벨이 데이터 비트들 중 하나의 방향으로 바이어스될 때, 상기 바이어스된 레퍼런스 레벨을 보정할 수 있다.