변기 및 이를 포함하는 개별 분뇨 처리 시스템

    公开(公告)号:WO2021241842A1

    公开(公告)日:2021-12-02

    申请号:PCT/KR2021/001155

    申请日:2021-01-28

    Abstract: 변기는 분뇨 이송 통로를 정의하는 본체, 및 본체로부터 제1 방향을 따라 배열되는 수집 부재를 포함하되, 본체는 제1 방향을 따라 배열되는 분뇨 이송면 및 분뇨 분리면을 포함하고, 분뇨 분리면은, 분뇨 이송 통로의 둘레를 따라 연장하고, 분뇨 이송면으로부터 이송되는 혼합 분뇨를 액체 분뇨와 고체 분뇨로 분리하고, 수집 부재는 액체 분뇨와 고체 분뇨를 각각 수용한다.

    비휘발성 메모리 장치 및 그것의 구동 방법
    5.
    发明授权
    비휘발성 메모리 장치 및 그것의 구동 방법 有权
    非易失性存储器件及其驱动方法

    公开(公告)号:KR101371522B1

    公开(公告)日:2014-03-12

    申请号:KR1020070090617

    申请日:2007-09-06

    Abstract: 본 발명에 따른 비휘발성 메모리 장치의 구동 방법은, 메모리 셀의 구조적인 위치를 판별하는 단계, 및 상기 판별된 메모리 셀의 구조적인 위치에 따라 상기 메모리 셀의 구동 조건을 다르게 한다.
    위치, 구동, 구조

    벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법
    6.
    发明公开
    벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법 有权
    使用硅晶片的光波导器件及其制造方法

    公开(公告)号:KR1020110062393A

    公开(公告)日:2011-06-10

    申请号:KR1020090119107

    申请日:2009-12-03

    CPC classification number: G02B6/12004 G02B6/125 G02F1/065

    Abstract: PURPOSE: An optical waveguide device using a bulk silicon wafer and a manufacturing method thereof are provided to achieve high speed signal transmission, low power consumption, large capacity and compactness, by using optical interconnection technology. CONSTITUTION: A trench region(12) is formed on a part of a bulk silicon wafer(10). A bottom clad layer(14) is formed in the trench region. An optical waveguide core layer(22a) is formed on the bottom clad layer, far from one side of the trench region. A top clad layer(24) is formed to cover the optical waveguide core layer.

    Abstract translation: 目的:提供使用体硅晶片的光波导器件及其制造方法,通过使用光互连技术实现高速信号传输,低功耗,大容量和紧凑性。 构成:在体硅晶片(10)的一部分上形成沟槽区(12)。 在沟槽区域中形成底部覆层(14)。 光波导芯层(22a)形成在底部包层上,远离沟槽区域的一侧。 形成顶部覆层(24)以覆盖光波导芯层。

    반도체 장치 및 그의 형성방법
    7.
    发明授权
    반도체 장치 및 그의 형성방법 有权
    半导体器件及其形成方法

    公开(公告)号:KR100978911B1

    公开(公告)日:2010-08-31

    申请号:KR1020080018334

    申请日:2008-02-28

    CPC classification number: H01L27/24 Y10S977/774

    Abstract: 반도체 장치 및 그의 형성방법을 제공한다. 이를 위해서, 반도체 기판이 준비될 수 있다. 상기 반도체 기판 상에 절연막들이 차례로 배치될 수 있다. 상기 절연막들 사이에 능동 소자들이 형성될 수 있다. 상기 능동 소자들과 전기적으로 접속하도록 상기 절연막들에 공통 노드가 형성될 수 있다. 상기 공통 노드 및 능동 소자들은 반도체 기판 상에 이차원적으로 배열될 수 있다.
    능동 소자, 공통 노드 및 반도체 장치

    반도체 소자 및 이의 제조 방법
    8.
    发明公开
    반도체 소자 및 이의 제조 방법 有权
    半导体器件及其制造方法

    公开(公告)号:KR1020100030216A

    公开(公告)日:2010-03-18

    申请号:KR1020080089052

    申请日:2008-09-10

    Inventor: 이주영 김기남

    Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are provided to protect the active region of a substrate from damaging during a plug formation process by contacting a contact plug to a pad electrode. CONSTITUTION: A semiconductor substrate(10) is divided into an active region and an element isolation region(10a). A gate structure(18) is formed on the semiconductor substrate. A first impurity region(22) and a second impurity region(24) are formed under the surface of the substrate and beside the both side of the gate structure. A pad electrode(28) is formed to adjacent to the first impurity region.

    Abstract translation: 目的:提供一种半导体器件及其制造方法,用于通过使接触插头接触焊盘电极来保护衬底的有源区域在插塞形成过程期间的损坏。 构成:将半导体衬底(10)分成有源区和元件隔离区(10a)。 在半导体衬底上形成栅极结构(18)。 第一杂质区(22)和第二杂质区(24)形成在衬底的表面下方和栅极结构两侧的旁边。 形成与第一杂质区相邻的焊盘电极(28)。

    노어형 불 휘발성 메모리 소자 및 이를 형성하기 위한 형성방법
    9.
    发明授权
    노어형 불 휘발성 메모리 소자 및 이를 형성하기 위한 형성방법 失效
    NOR型非易失性存储器件及其形成方法

    公开(公告)号:KR100876957B1

    公开(公告)日:2009-01-07

    申请号:KR1020060102310

    申请日:2006-10-20

    CPC classification number: H01L27/115 H01L27/0688 H01L27/11521 H01L27/11551

    Abstract: 적층형 노어 불 휘발성 메모리 소자 및 이를 형성하기 위한 방법에 있어서, 반도체 기판 상에 제1 게이트 구조물들과 제1 불순물 확산 영역들이 형성하고, 상기 반도체 기판 상에 제1 층간 절연막을 형성한다. 상기 제1 층간 절연막 상에 제2 게이트 구조물들과 제2 불순물 확산 영역들이 구비된 반도체층을 형성하고, 상기 반도체층 상에 제2 층간 절연막을 형성한다. 상기 제1 불순물 확산 영역 및 상기 제2 불순물 확산 영역들과 전기적으로 연결되는 적어도 하나의 콘택 플러그를 형성하고, 상기 제2 층간 절연막 상에 상기 콘택 플러그와 전기적으로 연결되는 적어도 하나의 공통 소스 라인을 형성한다. 이처럼 공통 소스 라인이 최상의 반도체층 상에 제1 불순물 영역들 및 제2 불순물 영역들과 전기적으로 연결하도록 한번 형성됨으로써 공정을 보다 단순화할 수 있다.

    비휘발성 메모리 장치 및 그것의 구동 방법
    10.
    发明公开
    비휘발성 메모리 장치 및 그것의 구동 방법 有权
    非易失性存储器件及其驱动方法

    公开(公告)号:KR1020080079572A

    公开(公告)日:2008-09-01

    申请号:KR1020070090617

    申请日:2007-09-06

    Abstract: A nonvolatile memory device and a driving method thereof are provided to improve scattering and performance degradation of a memory cell using DPT(Double Patterning Technique) technology. A memory cell array(110) has memory cells arranged by crossing a plurality of word lines and a plurality of bit lines. A row decoder(120) selects one word line among the plurality of word lines. A word line voltage generator(130) generates a word line voltage to be provided to the selected word line. The word line voltage generator generates a word line voltage with a driving condition according to threshold voltage scattering corresponding to the structural position of a memory cell.

    Abstract translation: 提供非易失性存储器件及其驱动方法以改善使用DPT(双重图案化技术)技术的存储器单元的散射和性能劣化。 存储单元阵列(110)具有通过交叉多个字线和多个位线而布置的存储单元。 行解码器(120)选择多个字线中的一个字线。 字线电压发生器(130)产生要提供给所选字线的字线电压。 字线电压发生器根据与存储单元的结构位置对应的阈值电压散射,产生具有驱动条件的字线电压。

Patent Agency Ranking