-
公开(公告)号：KR1019990024877A
公开(公告)日：1999-04-06
申请号：KR1019970046250
申请日：1997-09-09
Applicant: 삼성전자주식회사
Inventor： 정우영
IPC: B41J13/00
Abstract: 본 발명은 프린터의 용지 오삽입 검출 방법에 관한 것으로, 용지급지 장치에 저장된 용지를 인쇄 위치로 급지하는 용지 급지 스텝과, 상기 용지 급지 스텝에서 용지가 인쇄 위치로 급지되면 급지된 용지를 감지하는 센서 1 및 센서 2 감지 스텝과, 상기 센서 1 및 센서 2 감지 스텝에서 센서 1 및 센서 2에서 각각 감지된 시간차가 미리 설정된 시간 보다 작은지를 판단하는 스텝과, 상기 센서 1 및 센서 2에서 각각 감지된 시간차가 미리 설정된 시간 보다 작은지를 판단하는 스텝에서 감지된 시간차가 미리 설정된 시간 보다 크면 용지를 배출하고 경고 메세지(Message)를 출력하는 스텝을 구성하여, 프린터에서 용지가 오삽입되는 것을 센서를 이용하여 감지하여 제거함으로써, 오삽입된 용지를 제거하기 위해 물리적인 힘으로 당기거나 찢어서 제거함으로 발생 할 수 있는 프린터 기구물의 파손과 마르지 않은 잉크로 인한 프린터와 손의 오염 등을 막도록함에 있다.
-
公开(公告)号：KR100175015B1
公开(公告)日：1999-04-01
申请号：KR1019950034563
申请日：1995-10-09
Applicant: 삼성전자주식회사
IPC: H01L21/302
Abstract: 가변 RF(Radio Frequency) 제너레이터를 이용하여 주파수를 변환하여 식각하는 주파수 변환 식각장치에 관한 것으로 기존의 직류전압원(DC Bias Source)에 가변 RF 제너레이터(Variable Radio Frequency Generator)를 사용하여 주파수를 변환하고 종말점 검출기(End-Point Detector)와 컨트롤러(CONTROLLER)를 사용한다.
즉, 플라즈마(Plasma) 식각 장치의 가변 주파수 전압 공급기(Variable Frequency Power Supply)를 이용하여 에칭 선택비를 높게 하기 위해서는 고주파수를 선택하고, 에칭 선택비를 낮게 하기 위해서는 저주파수를 선택할 수 있게되어, 기존의 직류전압원(DC Bias Source)에서처럼 각각의 필요 주파수에 따라 제너레이터(generator)를 따로 부착하는 것에 비해 비용과 크기면에서 불리한 면을 크게 보완할 수 있는 장점이 있다.-
公开(公告)号：KR1019990019424A
公开(公告)日：1999-03-15
申请号：KR1019970042804
申请日：1997-08-29
Applicant: 삼성전자주식회사
Inventor： 정우영
IPC: G06F3/06
Abstract: PC와 프린터간에 유선 케이블 대신 무선 통신을 이용하여 인터페이싱하고, PC와 프린터간에 송수신되는 신호는 증폭, 부호화/복호화, 및 변/복조 단계를 거쳐 인쇄 작업 및 프린터 정보등에 대한 상호 통신이 이루어질 수 있도록 한다.
따라서, PC와 프린터간의 인터페이싱이 무선으로 이루어지므로 프린터의 설치 장소가 자유로워지게 되어 PC와 프린터간의 거리의 제약이 없어지게 되고, 여러 대의 프린터를 사용하는 경우에 각각의 프린터에 프린터 고유 식별자를 미리 설정하여 사용함으로써 공유기 또는 네트워크의 설치없이 1대의 PC 또는 여러대의 PC에서 여러대의 프린터를 공유하여 사용할 수 있으며, 여러대의 프린터를 사용하는 경우에 각각의 프린터의 프린터 고유 식별자와 함께 프린터 정보를 수신받을 수 있으므로 인쇄 작업이 수행되고 있지 않은 프린터로 인쇄 데이터를 전송하여 인쇄 작업을 수행할 수 있어 인쇄를 위해 기다려야 하는 시간적인 제약이 감소된다.-
公开(公告)号：KR1019970052666A
公开(公告)日：1997-07-29
申请号：KR1019950056988
申请日：1995-12-26
Applicant: 삼성전자주식회사
Inventor： 정우영
IPC: H01L21/304
Abstract: 본 발명은 반도체 제조장치 및 이 장치를 이용한 반도체장치의 식각방법에 관해 개시한다. 본 발명에 의한 반도체 제조장치는 단일 주파수 전원공급기를 반응챔버의 한 전극에 구비하는 반도체 제조장치에 있어서, 상기 반응챔버는 다수의 전극을 구비하고 상기 전극중 두개의 전극에 가변 주파수 전원공급기를 구비한다.
따라서 이와 같은 구성을 갖는 본 발명에 의한 반도체 제조장치를 이용하여 반도체장치의 식각을 실시할 경우 당야한 식각조건을 충족시킬 수 있다. 따라서, 주파수와 바이어스 전압을 조정하여 최적상태로 식각에 따른 손실을 주지 않고 반도체 장치의 식각공정을 진행할 수 있다.-
公开(公告)号：KR1019970049511A
公开(公告)日：1997-07-29
申请号：KR1019950065872
申请日：1995-12-29
Applicant: 삼성전자주식회사
IPC: G06F9/455
Abstract: 본 발명은 엠쥬레이션(EMULATION)/이벨리쥬에이션(EVALATION) 겸용 타겟 보드(TARGET BOARD)에 관한 것으로, 마이크로 컨트롤러(MICROCONTROLLER) 응용 프로그램(PROGRAM) 개발 및 검증이 가능하도록 엠쥬레이션(EMULATION)/이벨리쥬에이션 (EVALATION) 겸용 타겟 보드(TARGET BOARD)가 구비되고, 이브이에이 칩 구동이 가능하도록 엠디에스에서 공급되는 필요 클럭이 타겟 보드에서도 공급 가능하게 구성되어 PIGGYBACK이나 엠티피 칩 없이도 타겟 보드를 엠디에스에 연결하지 않고 스탠드 얼로운 타입으로 응용 프로그램을 검증할 수 있어 마이크로 콘트롤러 응용 프로그램 개발 기간 단축 및 개발에 필요한 원가 절감 효과가 기대되는 유용한 발명인 것이다.
-
Patent Agency Ranking
公开(公告)号：KR1019970024226A
公开(公告)日：1997-05-30
申请号：KR1019950036472
申请日：1995-10-20
Applicant: 삼성전자주식회사
IPC: H01L27/11
Abstract: 반도체 메모리소자의 스토리지 전극 형성방법에 대해 기재되어 있다. 이는, 트랜지스터가 형성되어 있는 반도체기판 상에 층간절연층을 형성하는 제1단계, 층간절연층 상에 백금층을 형성하는 제2단계, 백금층 상에 산화막을 형성하는 제3단계, 산화막을 패터닝하여 스토리지 전극 패턴을 형성하는 제4단계 및 스토리지 전극 패턴을 식각마스크로하여 백금층을 이방성식각함으로써 스토리지 전극 패턴과 동일한 모양의 백금판과 백금판과 스토리지 전극 패턴의 측벽에 형성된 백금 스페이서를 동시에 형성하는 제5단계를 포함하는 것을 특징으로 한다. 따라서, 스토리지 전극의 표면적을 넓힐 수 있다.
-
公开(公告)号：KR1019970023725A
公开(公告)日：1997-05-30
申请号：KR1019950036440
申请日：1995-10-20
Applicant: 삼성전자주식회사
Inventor： 정우영
IPC: H01L21/28
Abstract: 반도체 장치의 콘택 홀에 관한 것으로 특히, 좁고 깊은 콘택 홀(Contact Hole) 형성 방법에 관한 것이다.
챔버(Chamber)내의 압력과 전압 상태를 조절하여 테이퍼 식각(tapered etch)을 실현할 수 있는 플라즈마 식각 장치를 이용하면 콘택 홀이 형성될 부분의 상부에는 등방성 식각을, 그 하부에는 이방성 식각을 하여 콘택 홀의 상부가 콘택 홀의 하부에 비해 넓게 형성되도록 하여 콘택 홀에 배선막 증착을 더욱 더 쉽게 할 수 있다.-
公开(公告)号：KR1020070076890A
公开(公告)日：2007-07-25
申请号：KR1020060006363
申请日：2006-01-20
Applicant: 삼성전자주식회사
CPC classification number: H03F3/45183 , H03F1/02 , H03F2203/45318 , H03F2203/45352 , H03K3/0322 , H03K3/356113 , H03K5/133 , H03K2005/00026 , H03K2005/00208 , H03L7/0995
Abstract: A differential-to-single-ended converter having a latch and a phase locked loop circuit having the same are provided to improve a duty ratio characteristic by including a latch circuit and a differential amplifier. A differential-to-single-ended converter(100) having a latch includes a differential amplifier(110) and a latch circuit(120). The differential amplifier(110) amplifies differential input signals(VIP,VIM) and generates differential output signals(VOP,VOM). The latch circuit(120) latches the differential output signals(VOP,VOM) and generates a single output signal(LATO). A bias current of the differential amplifier(110) is decided by responding to a bias voltage(VCELP) which is proportional to a cell power voltage supplied to a delay cell of a voltage control oscillator.
Abstract translation: 提供具有锁存器和具有该锁存器的锁相环电路的差分到单端转换器，以通过包括锁存电路和差分放大器来提高占空比特性。 具有锁存器的差分到单端转换器（100）包括差分放大器（110）和锁存电路（120）。 差分放大器（110）放大差分输入信号（VIP，VIM）并产生差分输出信号（VOP，VOM）。 锁存电路（120）锁存差分输出信号（VOP，VOM）并产生单个输出信号（LATO）。 通过响应与提供给压控振荡器的延迟单元的单元电源电压成比例的偏置电压（VCELP）来决定差分放大器（110）的偏置电流。
-
公开(公告)号：KR100541656B1
公开(公告)日：2006-01-11
申请号：KR1020040061161
申请日：2004-08-03
Applicant: 삼성전자주식회사
IPC: H01L21/8238
Abstract: 성능이 향상된 CMOS 소자가 제공된다. CMOS 소자는 제1 폭 영역과 콘택 형성 영역이 되며 상기 제1 폭보다 넓은 제2 폭 영역으로 이루어진 적어도 하나의 다폭 액티브 영역 쌍을 포함하는 제1 액티브 영역과, 제1 액티브 영역상에 배열된 제1 게이트와, 제1 액티브 영역 내에 형성된 제1 도전형 소오스/드레인 영역을 포함하는 제1 도전형 MOS 트랜지스터 및 제1 폭보다 넓은 제3 폭을 가지는 제2 액티브 영역과, 제2 액티브 영역상에 배열된 제2 게이트와, 제2 액티브 영역 내에 형성된 제2 도전형 소오스/드레인 영역을 포함하는 제2 도전형 MOS 트랜지스터를 포함한다. CMOS 소자의 제조 방법 또한 제공된다.
CMOS, 스트레스, 레이아웃, 전자, 정공Abstract translation: 提供具有改进性能的CMOS器件。 所述CMOS器件包括：第一有源区域，所述第一有源区域包括第一宽度区域和接触形成区域以及具有比所述第一宽度宽的第二宽度区域的至少一个宽有源区域对， 1栅极，第一导电型MOS晶体管，包括形成在第一有源区中的第一导电型源极/漏极区，具有大于第一宽度的第三宽度的第二有源区和形成在第二有源区上的第二有源区， 以及第二导电型MOS晶体管，其包括形成在第二有源区中的第二导电型源极/漏极区。 还提供了一种制造CMOS器件的方法。
-
公开(公告)号：KR1020050055125A
公开(公告)日：2005-06-13
申请号：KR1020030088059
申请日：2003-12-05
Applicant: 삼성전자주식회사
IPC: H01L21/336
Abstract: 건식식각 후에 게이트전극의 형상이 그대로 유지될 수 있는 모스트랜지스터의 제조방법이 제공된다. 이 모스트랜지스터의 제조방법은 게이트전극 위에 도펀트공급층을 형성하여 이 도펀트공급층 내에 도펀트를 이온주입한 후, 열처리공정을 수행하여 도펀트가 게이트전극으로 확산하게 한다.
-
-
-
-
-
-
-
-
-
Search Results
95
records
(took 0.02 seconds)
