公开(公告)号：KR1020060118202A

公开(公告)日：2006-11-23

申请号：KR1020050040743

申请日：2005-05-16

Applicant: 삼성전자주식회사

Inventor： 배양호 ,  전우석 ,  정창오 ,  이제훈 ,  조범석

IPC: G02F1/136

CPC classification number: G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295 ,  H01L27/124

Abstract: A metal wiring, a method for manufacturing the same, and a display substrate having the same are provided to improve the electrical characteristic of a display device, by forming the metal wiring of triple metal layers where a middle layer is shield by a lower layer and an upper layer. A first conductive material layer(130) is formed above a substrate(110). A second conductive material layer(120) is formed on a lower surface of the first conductive material layer, and shields the lower surface of the first conductive material layer. A third conductive material layer(140) is formed on an upper surface of the first conductive material layer, and shields the upper surface of the first conductive material layer.

Abstract translation: 提供金属布线及其制造方法以及具有该金属布线的显示基板，以通过形成中间层被下层屏蔽的三重金属层的金属布线来改善显示装置的电气特性， 上层 第一导电材料层（130）形成在衬底（110）上方。 在第一导电材料层的下表面上形成第二导电材料层（120），并且屏蔽第一导电材料层的下表面。 在第一导电材料层的上表面上形成第三导电材料层（140），并且屏蔽第一导电材料层的上表面。

公开(公告)号：KR100635943B1

公开(公告)日：2006-10-18

申请号：KR1019990048622

申请日：1999-11-04

Applicant: 삼성전자주식회사

Inventor： 정창오

IPC: G02F1/136

Abstract: 기판 위에 제1 마스크를 이용하여 게이트선, 게이트 패드, 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 중간층, 도전체층 및 보호막을 연속 증착한 다음 그 위에 양성의 감광막을 도포한다. 제2 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴을 형성한다. 이때, 감광막 패턴은 데이터 배선이 형성될 부분에 위치한 제1 부분, 제1 부분보다 얇은 두께를 가지며 드레인 전극 및 데이터 패드 상부에 위치하는 제2 부분, 제2 부분보다 얇은 두께를 가지며 박막 트랜지스터의 채널부에 위치한 제3 부분, 제3 부분보다 얇은 두께를 가지는 제4 부분을 포함하며, 게이트 패드 상부의 제2 접촉 구멍이 형성될 부분에는 감광막을 모두 제거한다. 이어, 제1 내지 제4 부분의 감광막 패턴을 식각 마스크로 사용하여 5개 층을 식각하여 제1 접촉 구멍을 가지는 게이트 절연막 패턴을 완성하고, 이어, 제1 내지 제3 부분의 감광막 패턴을 식각 마스크로 위로부터 4개 층을 식각하여 반도체 패턴을 완성한다. 이어, 제1 및 제2 부분의 감광막 패턴을 식각 마스크로 사용하여 위로부터 3개 층을 식각하여 데이터 배선과 저항성 접촉층을 완성하고, 이어, 제1 부분의 감광막 패턴을 식각 마스크로 사용하여 보호막을 식각하여 데이터 패드와 드레인 전극을 드러내는 제2 및 제3 접촉 구멍을 가지는 보호막 패턴을 완성한다. 마지막으로 ITO층을 증착하고 제3 마스크를 사용하여 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 이와 같이 보호막 패턴과 그 하부의 데이터 배선, 접촉층 패턴, 반도체 패턴 및 게이트 절연막 패턴 을 하나의 마스크를 이용하여 형성함으로써 제조 공정을 단순화할 수 있다.
리플로우, 마스크, 채널, 분해능, 감광막

Abstract translation: 形成栅极布线包括栅极线，栅极焊盘，使用在基板上的第一掩模的栅电极，并且连续地沉积栅极绝缘膜，半导体层，中间层，导体层，然后在保护膜被施加到正在其上的的感光膜 。 通过第二掩模照射光致抗蚀剂膜，然后显影以形成光致抗蚀剂图案。 此时，光致抗蚀剂图案具有一第二部分，该厚度比具有第一部分，第二部分薄，其厚度比位于所述部分中的第一部分薄成为漏极电极的数据线形成位置和所述薄膜晶体管的数据焊盘上信道 并且第四部分的厚度小于第三部分的厚度，并且光致抗蚀剂层从栅极焊盘上要形成第二接触孔的部分被完全去除。 接着，第一用四个部分作为蚀刻掩模的光致抗蚀剂图案完成通过蚀刻5个楼层，耳具有第一接触孔的栅绝缘层图案，和第一贯通蚀刻掩模的第三部分的光致抗蚀剂图案 并且从上方蚀刻四层以完成半导体图案。 然后，第一和使用图2中，使用光致抗蚀剂图案作为蚀刻掩模以从顶部蚀刻所述三层来完成数据线和所述欧姆接触层的部分的光致抗蚀剂图案的保护膜，随后的第一部分作为蚀刻掩模， 由此完成具有用于暴露数据焊盘和漏电极的第二和第三接触孔的保护膜图案。 最后，沉积ITO层并使用第三掩模形成像素电极，辅助栅极焊盘和辅助数据焊盘。 因此，通过使用单个掩模形成保护膜图案和底层数据布线，接触层图案，半导体图案和栅极绝缘膜图案，可以简化制造工艺。

公开(公告)号：KR100591749B1

公开(公告)日：2006-06-22

申请号：KR1019990027140

申请日：1999-07-06

Applicant: 삼성전자주식회사

Inventor： 정창오

IPC: H01L29/786

Abstract: 본 발명은 5매 마스크를 사용하여 형성한 LCD 기판의 TFT 구조 및 그 형성하는 방법에 관한 것으로서,
트랜지스터의 전극을 크롬층과 알미늄층의 복층으로 구성하고 소오스 전극과 화소전극을 연결시킬때 직접 알미늄층과 ITO층이 겹치게 되어 전기 접속에서 그리고 ITO 식각에서 알미늄과 문제를 발생시키지 않도록 패드부와 콘택부를 개방할 때 2 단계 톤 노광을 사용하여 각각 개방하고 보호막 절연막을 제거하며, 함께 알미늄층을 제거한 상태에서 크롬층 위에 ITO막이 닿도록 하거나, 소오스 전극에는 알미늄층을 형성하지 않고 전도성이 높을 것을 요하는 데이터 라인에만 알미늄 패턴을 별도로 설치하여 소오스에서 콘택 형성시의 문제점을 예방하면서도 데이터 라인의 신호 전달이 원활하도록 한다.
알미늄, ITO, 콘택, 데이타 라인.

Abstract translation: 本发明涉及使用五层掩模形成的LCD基板的TFT结构及其形成方法，

公开(公告)号：KR1020060064263A

公开(公告)日：2006-06-13

申请号：KR1020040103019

申请日：2004-12-08

Applicant: 삼성전자주식회사

Inventor： 조범석 ,  정창오 ,  배양호 ,  이제훈

IPC: G02F1/136

CPC classification number: H01L27/124 ,  G02F1/136286 ,  G02F2001/136295

Abstract: 본 발명은, 몰리브덴 합금을 포함하는 도전층 및 구리를 포함하는 도전층을 포함하는 표시 장치용 배선과, 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 어느 하나는 몰리브덴 합금을 포함하는 도전층 및 구리를 포함하는 도전층을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
구리, 몰리브덴 합금, 저저항, 접착성, 확산, 식각, 프로파일

公开(公告)号：KR1020060060334A

公开(公告)日：2006-06-05

申请号：KR1020040099381

申请日：2004-11-30

Applicant: 삼성전자주식회사

Inventor： 배양호 ,  조범석 ,  이제훈 ,  정창오

IPC: G02F1/136

CPC classification number: H01L27/124 ,  G02F1/136227 ,  G02F1/136286 ,  H01L27/1255 ,  H01L27/1288

Abstract: 본 발명에 따른 박막 트랜지스터 표시판은 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되는 보호막, 그리고 상기 보호막 및 상기 게이트 절연막 위에 형성되어 있고, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하고, 상기 드레인 전극과 상기 화소 전극 사이에 접촉 보조층을 더 포함한다. 이때 접촉 보조층은 리프트 오프로 형성된다.
알루미늄, 배선, 몰리브덴, 박막트랜지스터, 접촉저항, 저저항, 다층막

公开(公告)号：KR1020060036633A

公开(公告)日：2006-05-02

申请号：KR1020040085683

申请日：2004-10-26

Applicant: 삼성전자주식회사

Inventor： 이제훈 ,  배양호 ,  조범석 ,  정창오

IPC: G02F1/136

CPC classification number: H01L27/3279 ,  H01L27/124 ,  H01L27/1288 ,  H01L51/0023 ,  H01L51/56

Abstract: The invention provides a thin film transistor (TFT) array panel that includes an insulating substrate; a gate line formed on the insulating substrate and having a first layer of an Al containing metal, a second layer of a Cu containing metal that is thicker than the first layer, and a gate electrode; a gate insulating layer arranged on the gate line; a semiconductor arranged on the gate insulating layer; a data line having a source electrode and arranged on the gate insulating layer and the semiconductor; a drain electrode arranged on the gate insulating layer and the semiconductor and facing the source electrode; a passivation layer having a contact hole and arranged on the data line and the drain electrode; and a pixel electrode arranged on the passivation layer and coupled with the drain electrode through the contact hole.

Abstract translation: 本发明提供一种薄膜晶体管（TFT）阵列面板，其包括绝缘基板; 栅极线，形成在所述绝缘基板上，并且具有含Al金属的第一层，比所述第一层厚的含Cu金属的第二层，以及栅电极; 设置在栅极线上的栅极绝缘层; 布置在所述栅极绝缘层上的半导体; 数据线，具有源电极并且布置在所述栅极绝缘层和所述半导体上; 漏电极，布置在栅极绝缘层和半导体上并且面对源电极; 钝化层，具有接触孔并设置在数据线和漏电极上; 以及设置在钝化层上并通过接触孔与漏电极耦合的像素电极。

公开(公告)号：KR1020060028541A

公开(公告)日：2006-03-30

申请号：KR1020040077519

申请日：2004-09-24

Applicant: 삼성전자주식회사

Inventor： 이제훈 ,  조범석 ,  정창오 ,  김주한

IPC: G02F1/136

CPC classification number: H01L27/124 ,  H01L27/1288 ,  H01L29/12 ,  H01L29/458

Abstract: The present invention provides a thin film transistor array panel comprising: an insulating substrate; a gate line formed on the insulating substrate and having a gate electrode; a gate insulating layer formed on the gate line; a semiconductor formed on the gate insulating layer and overlapping the gate electrode; diffusion barriers formed on the semiconductor and containing nitrogen; a data line crossing the gate line and having a source electrode partially contacting the diffusion barriers; a drain electrode partially contacting the diffusion barriers and facing the source electrode on the gate electrode; and a pixel electrode electrically connected to the drain electrode.

Abstract translation: 本发明提供了一种薄膜晶体管阵列面板，包括：绝缘基板; 形成在所述绝缘基板上并具有栅电极的栅极线; 形成在栅极线上的栅极绝缘层; 形成在栅绝缘层上并与栅电极重叠的半导体; 在半导体上形成并含有氮的扩散阻挡层; 数据线，与所述栅极线交叉并且具有部分地接触所述扩散势垒的源极电极; 漏电极，部分地接触所述扩散阻挡层并且面对所述栅电极上的所述源电极; 以及电连接到漏电极的像素电极。

公开(公告)号：KR1020060027918A

公开(公告)日：2006-03-29

申请号：KR1020040076813

申请日：2004-09-24

Applicant: 삼성전자주식회사

Inventor： 이제훈 ,  배양호 ,  조범석 ,  정창오

IPC: G02F1/136

CPC classification number: H01L29/458 ,  G02F1/1368 ,  H01L27/12 ,  H01L27/124 ,  H01L27/1288

Abstract: A thin film transistor array panel includes a source electrode and a drain electrode composed of a Mo alloy layer and a Cu layer, and an alloying element of the Mo alloy layer forms a nitride layer as a diffusion barrier against the Cu layer. The nitride layer can be formed between the Mo alloy layer and the Cu layer, between the Mo alloy layer and the semiconductor layer or in the Mo alloy layer. A method of fabricating a thin film transistor array panel includes forming a data line having a first conductive layer and a second conductive layer, the first conductive layer containing a Mo alloy and the second conductive layer containing Cu, and performing a nitrogen treatment so that an alloying element in the first conductive layer forms a nitride layer. The nitrogen treatment can be performed before forming the first conductive layer, after forming the first conductive layer, or during forming the first conductive layer.

公开(公告)号：KR1020060023697A

公开(公告)日：2006-03-15

申请号：KR1020040072505

申请日：2004-09-10

Applicant: 삼성전자주식회사

Inventor： 조범석 ,  배양호 ,  이제훈 ,  정창오

IPC: G02F1/136

CPC classification number: H01L27/124 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/136295

Abstract: 본 발명에 따른 박막트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며, 구리로 이루어져 있는 게이트선, 게이트선을 둘러싸고 있는 게이트 전도성 산화막, 절연 기판 및 게이트 전도성 산화막 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 게이트 절연막 위에 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 데이터선 위에 형성되어 있으며 접촉 구멍을 포함하는 보호막, 보호막 위에 형성되어 있으며, 접촉 구멍을 통해 데이터선의 일부와 전기적으로 연결되는 화소 전극을 포함하고, 게이트 전도성 산화막은 InOx(산화인듐), SnOx(산화주석) 또는 ZnOx(산화아연) 중에서 선택된 어느 하나로 이루어져 있는 것이 바람직하다. 따라서, 본 발명에 따른 박막트랜지스터 표시판은 구리로 이루어진 게이트선 또는 데이터선의 표면에 전도성 산화막(lnOx, SnOx, ZnOx)을 형성함으로써, 질화막인 게이트 절연막 또는 보호막의 증착 공정에서 산화와 상호 확산을 방지한다는 장점이 있다.
박막트랜지스터표시판, 구리합금, 전도성산화막

公开(公告)号：KR1020060022839A

公开(公告)日：2006-03-13

申请号：KR1020040071612

申请日：2004-09-08

Applicant: 삼성전자주식회사

Inventor： 조범석 ,  배양호 ,  이제훈 ,  정창오

IPC: G02F1/136

CPC classification number: G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295 ,  H01L27/3276 ,  Y10S438/924

Abstract: 본 발명은, 액정 표시 장치 또는 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배선으로서, 몰리브덴(Mo)에 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)을 소정량 첨가한 몰리브덴 합금층과 알루미늄층의 적층구조를 형성함으로써, 기존의 순수 몰리브덴(Mo)을 이용한 경우보다 몰리브덴 합금층과 알루미늄층의 상대적인 식각속도 차이의 감소로 인하여 식각시 언더컷, 오버행 및 마우스 바이트 등이 형성되지 않는 동시에, 반도체층 또는 화소 전극과의 접촉특성도 개선되는 것을 특징으로 하는 저저항성 및 내화학성을 동시에 갖춘 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
몰리브덴 합금, 니오븀, 바나듐, 티타늄, 비저항, 식각속도, 언더컷

Abstract translation: 本发明中，液晶显示器如TFT阵列面板的用于有机光通过添加（V）或钛（Ti）和铝层的预定量的有机发光显示装置中，钼（Mo）的铌（Nb），钒钼合金层的器件或布线 通过形成层叠结构，使用传统的纯钼（Mo）在同一时间比的情况下，做的钼合金层，并且当由于在铝层之间的相对蚀刻速率差的减小，蚀刻底切，悬和鼠标字节等被形成，并且在半导体层 或像素电极也具有低电阻和耐化学性，其特征在于，在同一时间的接触特性得到改善TFT阵列面板及其制造相同的方法。