-
公开(公告)号：KR1020080015619A
公开(公告)日：2008-02-20
申请号：KR1020060077198
申请日：2006-08-16
Applicant: 삼성전자주식회사
IPC: H01L21/027 , H01L29/786
CPC classification number: G03F1/54 , G03F7/70433 , H01L21/0337 , H01L29/78618
Abstract: A mask and a method for manufacturing a thin film transistor display panel using the mask are provided to form a photoresist pattern with an intermediate thickness by using a mask including a shielding layer on a partial region in a semi-transmitting section. Gate lines(121,129) including a gate electrode(124) are formed on a dielectric substrate. A gate dielectric covering the gate lines is formed. A semiconductor(154) is formed on an upper portion of the gate dielectric. A data line(171) having a source electrode and a drain electrode(175) are formed on an upper portion of the semiconductor. A protective layer having contact holes(181,182,185) is formed. The contact holes cover the data line and expose the drain electrode. A pixel electrode is formed to be connected to the drain electrode through the contact holes. A photolithography process is performed by using a mask to form the semiconductor, the data line, and the drain electrode. The mask includes a transmitting section, a semi-transmitting section, and a shielding section. The semi-transmitting section includes a semi-transmitting layer. A shielding layer is formed on a partial region in the semi-transmitting section.
Abstract translation: 提供了一种使用掩模制造薄膜晶体管显示面板的掩模和方法，以通过在半透射部分中的部分区域上使用包括屏蔽层的掩模来形成具有中间厚度的光致抗蚀剂图案。 包括栅极（124）的栅线（121,129）形成在电介质基板上。 形成覆盖栅极线的栅极电介质。 半导体（154）形成在栅极电介质的上部。 在半导体的上部形成具有源电极和漏电极（175）的数据线（171）。 形成具有接触孔（181,182,185）的保护层。 接触孔覆盖数据线并露出漏电极。 像素电极形成为通过接触孔与漏电极连接。 通过使用掩模来形成光刻工艺以形成半导体，数据线和漏电极。 掩模包括发射部分，半透射部分和屏蔽部分。 半透射部分包括半透射层。 在半透射部分的部分区域上形成屏蔽层。
-
公开(公告)号：KR1020060120300A
公开(公告)日：2006-11-27
申请号：KR1020050042068
申请日：2005-05-19
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/1362 , G02F1/136286 , G02F2001/136231 , H01L27/124
Abstract: A thin film transistor substrate and a method for manufacturing the same are provided to prevent the leakage of light when a light passes through a thin film transistor, by removing a material residual for semiconductor layer under a data line. A gate line(22), a gate insulating layer(32), and a semiconductor layer(42) of the same pattern are sequentially deposited on a substrate(10). Source and drain electrodes(65,66) are separated from each other above the semiconductor layer. Ohmic contact layers(55,56) are respectively interposed between the source electrode and the semiconductor layer and between the drain electrode and the semiconductor layer. A data line is connected to the source electrode, and crosses the gate line. A pixel electrode(82) is insulated from the resultant structure, and connected to the drain electrode.
Abstract translation: 提供一种薄膜晶体管基板及其制造方法，用于通过去除数据线下的半导体层的残留材料来防止光通过薄膜晶体管时的光的泄漏。 栅极线（22），栅极绝缘层（32）和相同图案的半导体层（42）依次沉积在基板（10）上。 源极和漏极（65,66）在半导体层上方彼此分离。 欧姆接触层（55,56）分别介于源电极和半导体层之间以及漏电极和半导体层之间。 数据线连接到源电极，并与栅极线交叉。 像素电极（82）与所得结构绝缘，并与漏电极连接。
-
公开(公告)号：KR1020060118202A
公开(公告)日：2006-11-23
申请号：KR1020050040743
申请日：2005-05-16
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/136286 , G02F2001/13629 , G02F2001/136295 , H01L27/124
Abstract: A metal wiring, a method for manufacturing the same, and a display substrate having the same are provided to improve the electrical characteristic of a display device, by forming the metal wiring of triple metal layers where a middle layer is shield by a lower layer and an upper layer. A first conductive material layer(130) is formed above a substrate(110). A second conductive material layer(120) is formed on a lower surface of the first conductive material layer, and shields the lower surface of the first conductive material layer. A third conductive material layer(140) is formed on an upper surface of the first conductive material layer, and shields the upper surface of the first conductive material layer.
Abstract translation: 提供金属布线及其制造方法以及具有该金属布线的显示基板，以通过形成中间层被下层屏蔽的三重金属层的金属布线来改善显示装置的电气特性， 上层 第一导电材料层（130）形成在衬底（110）上方。 在第一导电材料层的下表面上形成第二导电材料层（120），并且屏蔽第一导电材料层的下表面。 在第一导电材料层的上表面上形成第三导电材料层（140），并且屏蔽第一导电材料层的上表面。
-
公开(公告)号：KR1020060084021A
公开(公告)日：2006-07-21
申请号：KR1020050004273
申请日：2005-01-17
Applicant: 삼성전자주식회사
IPC: H01L29/786 , H01L21/027
CPC classification number: G03F1/32 , H01L29/7869
Abstract: 본 발명은 광마스크에 관한 것으로, 이 광마스크는 광마스크는 투과 영역과 반투과 영역을 포함하고, 상기 반투과 영역은 빛을 차단하는 복수의 차광부를 포함하고, 상기 차광부 각각은 차단되는 빛의 양이 다른 복수의 영역을 갖는다. 이로 인해, 반투과 영역 내에서 도포된 감광막의 두께에 따라 슬릿 형태를 다르게 하여 투과되는 빛의 양을 가변시키므로, 노광된 후 남은 감광막의 두께가 일정해지므로 건식 식각 공정 등과 같은 후속 공정시 공정 마진이 증가한다.
박막트랜지스터표시판, 슬릿, 마스크, 언더컷, 감광막, 광디스크, 감광막두께Abstract translation: 本发明涉及一种光掩模，其中光掩模包括透射区域和透射反射区域，其中透射反射区域包括用于屏蔽光的多个遮蔽部分， 并且具有不同数量的多个区域。 因此，根据光致抗蚀剂涂层的厚度的半透射区域，因为会发生变化，其由不同的狭缝形状发送，然后将露出的工序裕量中的剩余的感光膜时间表后续步骤的厚度例如干法蚀刻工艺的光的量 这增加。
-
公开(公告)号：KR1020060063322A
公开(公告)日：2006-06-12
申请号：KR1020040102458
申请日：2004-12-07
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: H01L27/1288 , G02F1/1368 , H01L29/66765
Abstract: 본 발명은, 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 관한 것으로서, 절연기판 상에 감광물질을 코팅하는 단계와; 상기 감광물질을 선경화 처리를 통해 경화시켜 감광막을 형성하는 단계와; 상기 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계와; 상기 감광막 패턴에 변형이 일어나지 않는 소정의 온도 범위에서 진행되는 후경화 처리를 통해 상기 감광막 패턴의 접착력을 향상시키는 단계를 포함하는 것을 특징으로 한다. 이에 의하여, 박막 트랜지스터의 채널영역의 균일성을 유지함과 동시에 데이터 배선의 길이방향에 양측으로 저항성 접촉층 패턴 및 반도체층 패턴이 돌출되는 것을 감소시켜 이에 따른 불량의 발생을 억제한 표시 장치용 박막 트랜지스터 기판의 제조방법을 제공할 수 있게 된다.
-
Patent Agency Ranking
公开(公告)号：KR101090256B1
公开(公告)日：2011-12-06
申请号：KR1020050004272
申请日：2005-01-17
Applicant: 삼성전자주식회사
IPC: H01L29/786 , H01L29/66 , H01L27/32 , G02F1/133
Abstract: 본 발명은 광마스크에 관한 것으로, 이 광마스크는 투과 영역과 반투과 영역을 포함하고, 상기 반투과 영역은 소정 면적을 갖고 소정 간격만큼 매트릭스 형태로 배열되어 있는 복수의 광차단부를 포함한다. 이때, 상기 복수의 광차단부 각각은 사각형 형상을 가진다. 상기 복수의 광차단부 각각의 면적은 가로 또는 세로 폭에 따라 정해진다.
박막트랜지스터표시판, 슬릿, 마스크, 언더컷, 감광막, 광마스크, 감광막두께-
公开(公告)号：KR1020060080393A
公开(公告)日：2006-07-10
申请号：KR1020050000771
申请日：2005-01-05
Applicant: 삼성전자주식회사
IPC: G02F1/1339
CPC classification number: G02F1/13394 , G02F2202/022 , G02F2202/08
Abstract: 본 발명은 액정표시패널 및 그 제조방법에 관한 것으로, 제 1 기판과; 제 1 기판에 대향 배치되는 제 2 기판과; 제 1 기판과 제 2 기판 사이에 주입되는 액정층; 및 제 1 기판과 제 2 기판 중 적어도 어느 하나에 형성되어 있으며 비교적 경질인 하부의 제 1 수지층과 제 1 수지층 보다 연질인 상부의 제 2 수지층을 가지는 컬럼 스페이서를 포함하는 것을 특징으로 한다. 이에 의해, 외부 압력에 대하여 탄력적으로 대응할 수 있는 컬럼 스페이서를 포함하는 액정표시패널 및 그 제조방법을 제공할 수 있다.
-
公开(公告)号：KR1020060068304A
公开(公告)日：2006-06-21
申请号：KR1020040106958
申请日：2004-12-16
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/136227 , G02F1/136213 , G02F2001/136231 , H01L27/1255 , H01L27/1288
Abstract: 본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계, 상기 저항성 접촉 부재 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 드레인 전극 위에 제2 절연막을 증착하는 단계, 상기 제2 절연막 위에 제1 감광막을 형성하는 단계, 상기 제1 감광막 위에 제2 감광막을 형성하는 단계, 상기 제2 감광막 및 제1 감광막을 마스크로 하여 상기 보호막 및 상기 게이트 절연막을 식각함으로써 상기 드레인 전극의 적어도 일부를 드러내는 보호막을 형성하는 단계, 투명 도전막을 증착하는 단계, 그리 고 상기 제2 감광막 및 상기 제1 감광막을 제거하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 제1 감광막의 현상 속도는 상기 제2 감광막의 현상 속도와 다르다.
박막트랜지스터표시판, 슬릿, 마스크, 언더컷, 감광막, 현상속도, 측벽, 단차, 언더컷-
公开(公告)号：KR1020060064810A
公开(公告)日：2006-06-14
申请号：KR1020040103468
申请日：2004-12-09
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L27/1288 , H01L29/41733 , H01L29/66765
Abstract: 본 발명은, 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 관한 것으로서, 절연기판 상에 게이트 라인 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 반도체층 패턴을 형성하는 단계와; 상기 반도체층 패턴 위에 저항성 접촉층 패턴을 형성하는 단계와; 상기 저항성 접촉층 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 라인을 포함한 데이터 배선을 형성하는 단계를 포함하며, 상기 소스 전극 및 상기 드레인 전극의 분리는, 제1 감광막과 상기 제1 감광막 위에 형성된 제2 감광막을 포함한 감광막 패턴을 이용하여 사진 식각 공정을 통해 이루어지고, 상기 제1 감광막은 상기 제2 감광막보다 높은 온도의 베이크 처리공정을 거쳐 형성되는 것을 특징으로 한다. 이에 의하여, 박막 트랜지스터의 채널부의 균일성을 유지함과 동시에 박막 트랜지스터의 특성을 향상시키고 불량의 발생을 억제한 표시 장치용 박막 트랜지스터 기판의 제조방법을 제공할 수 있게 된다.
-
公开(公告)号：KR1020060046222A
公开(公告)日：2006-05-17
申请号：KR1020050045040
申请日：2005-05-27
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/136286 , G02F2201/12 , H01L27/1288 , H01L29/78603
Abstract: 본 발명은 박막 트랜지스터 표시판에 관한 것으로, 상기 박막 트랜지스터 표시판은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 드레인 전극 위에 보호막을 적층하는 단계, 상기 보호막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막을 형성하는 단계, 상기 감광막을 마스크로 삼아 상기 보호막을 선택적으로 식각함으로써 상기 드레인 전극의 일부를 드러내는 단계, 도전막을 적층하는 단계, 그리고 상기 감광막과 그 위에 위치한 도전막을 제거하여 상기 드러난 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 감광막� � 네거티브형이고, 상기 감광막의 제2 부분은 상기 제1 부분의 둘레에 형성되어 있고, 그 측면은 내측으로 들어가 있다. 이로 인해 과도한 언더컷으로 인한 불량이 줄어든다.
박막트랜지스터표시판, 슬릿, 마스크, 언더컷, 감광막, 측벽, 네거티브
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.026 seconds)
