-
公开(公告)号：KR101224723B1
公开(公告)日：2013-01-21
申请号：KR1020060089731
申请日：2006-09-15
Applicant: 삼성전자주식회사
IPC: C04B35/468 , H01L21/786
CPC classification number: H01L51/052 , H01L51/0541 , H01L51/0545 , Y10T428/31678
Abstract: 본 발명은 고분자의 측쇄에 높은 가교도를 가질 수 있는 광반응성 관능기를 도입한 유기 절연 고분자를 포함하는 것을 특징으로 하는 유기 절연막 조성물 및 이를 이용하여 제조된 유기 절연막 및 유기 박막 트랜지스터에 관한 것이다. 본 발명의 유기 절연막 조성물에 의해 제조되는 유기 절연막을 포함하는 유기 박막 트랜지스터는 구동 시에 히스테리시스가 거의 없어 균일한 특성을 시현할 수 있다.
유기 게이트 절연막, 유기 절연 고분자, 광반응기, 히스테리시스, 유기 박막 트랜지스터-
公开(公告)号：KR101157270B1
公开(公告)日：2012-06-15
申请号：KR1020060015582
申请日：2006-02-17
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L51/105 , H01L51/0036 , H01L51/0545 , H01L2251/308
Abstract: 본 발명은 기판, 게이트 전극, 게이트 절연막, 금속 산화물 소스/드레인 전극 및 유기 반도체층을 포함하는 유기박막 트랜지스터를 제조함에 있어서, 금속 산화물 소스/드레인 전극의 표면을 라이브 이온을 함유하는 자기조립단분자막(Self-Assembled Monolayer, SAM) 형성 화합물로 처리하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법에 관한 것으로, 본 발명의 방법에 의하면 소스/드레인 전극을 이루는 금속 산화물의 일함수(Work Function)를 유기 반도체 물질의 일함수 보다 증가시킴으로써 전하이동도가 향상됨과 아울러, 게이트 절연막의 특성향상 및 유기절연체의 히스테리시스(hysteresis)가 감소된 유기박막 트랜지스터를 제조할 수 있다.
유기박막 트랜지스터, 소스/드레인 전극, 금속 산화물, 자기조립단분자막, 라이브 이온, 산처리, UV 오존처리, 어닐링-
公开(公告)号：KR101102152B1
公开(公告)日：2012-01-02
申请号：KR1020050056196
申请日：2005-06-28
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L51/105 , H01L51/0055 , H01L51/052
Abstract: 본 발명은 기판, 게이트 전극, 게이트 절연막, 금속 산화물 소스/드레인 전극 및 유기 반도체층을 포함하는 유기박막 트랜지스터를 제조함에 있어서, 금속 산화물 소스/드레인 전극의 표면을 술폰산기를 함유하는 자기조립단분자막(Self-Assembled Monolayer, SAM) 형성 화합물로 처리하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법에 관한 것이다. 본 발명의 방법에 의하면 소스/드레인 전극이 소수성 특성을 보이도록 변화시킬 수 있을 뿐 아니라 소스/드레인 전극을 이루는 금속 산화물의 일함수(work function)를 유기 반도체 물질의 일함수 보다 증가시킬 수 있으므로 전하이동도가 높은 우수한 유기박막 트랜지스터를 제조할 수 있다.
유기박막 트랜지스터, 소스/드레인 전극, 금속 산화물, 자기조립단분자막, 술폰산기, 산처리, UV 오존처리, 어닐링-
公开(公告)号：KR1020090012783A
公开(公告)日：2009-02-04
申请号：KR1020070076921
申请日：2007-07-31
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L51/0512 , H01L51/0012 , H01L51/0037 , H01L51/0529 , H01L51/105
Abstract: An organic thin film transistor and a method for preparing the same are provided to adjust the contact resistance between the drain electrode and the source electrode. An organic thin film transistor in which the interfacial property is improved comprises a substrate(10), a gate electrode(20), an organic insulating layer(30), a source electrode(40), a drain electrode(50), an organic semiconductor layer(60) and a crystalline organic binder layer(70). The crystalline organic binder layer is formed between the organic insulating layer, the organic semiconductor layer, and the source electrode and the drain electrode.
Abstract translation: 提供有机薄膜晶体管及其制备方法，以调节漏电极和源电极之间的接触电阻。 其中界面性能改善的有机薄膜晶体管包括基片（10），栅电极（20），有机绝缘层（30），源电极（40），漏电极（50），有机物 半导体层（60）和结晶有机粘合剂层（70）。 结晶有机粘合剂层形成在有机绝缘层，有机半导体层以及源电极和漏电极之间。
-
公开(公告)号：KR1020070115460A
公开(公告)日：2007-12-06
申请号：KR1020060049947
申请日：2006-06-02
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L27/28 , H01L51/10 , B82Y40/00
CPC classification number: H01L51/0048 , B82Y10/00 , H01L51/0003 , H01L51/0021 , H01L51/0036 , H01L51/0525 , H01L51/0541 , H01L51/0545 , H01L51/105 , Y02E10/549
Abstract: A semiconductor layer made of same series material, and an organic electron device including source/drain electrodes are provided to reduce a contact resistance by forming the semiconductor layer and the electrodes using the same series material which is able to perform a wet process at room temperature. An organic electron device includes a substrate(1), a gate electrode(2), a gate insulating layer(3), a semiconductor layer(5) and a source/drain electrode(4). The semiconductor layer and the source/drain electrode are formed by an organic semiconductor member obtained by adding nano particles of carbon system to the organic semiconductor material.
Abstract translation: 提供由相同系列材料制成的半导体层和包括源极/漏极的有机电子器件，以通过使用能够在室温下进行湿法处理的相同系列材料形成半导体层和电极来降低接触电阻 。 有机电子器件包括衬底（1），栅极（2），栅极绝缘层（3），半导体层（5）和源极/漏极（4）。 半导体层和源极/漏极由通过将碳系纳米颗粒加入有机半导体材料而获得的有机半导体构件形成。
-
Patent Agency Ranking
公开(公告)号：KR1020070082726A
公开(公告)日：2007-08-22
申请号：KR1020060015715
申请日：2006-02-17
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L51/0512 , H01L27/283 , H01L51/0005 , H01L51/0558
Abstract: A method for forming a bank is provided to decrease the number of processes by performing a surface treatment in forming a bank while preventing a device characteristic from being varied by deterioration of an organic TFT. In fabricating an organic electronic device by a printing method, a surface treatment is performed by mixing a water-soluble fluorine compound with a water-soluble polymer to which an ultraviolet hardening agent is added. A process for forming a bank includes the following processes. Water-soluble polymer to which the ultraviolet hardening agent and the water-soluble fluorine compound are added is coated. An ultraviolet irradiation and development process is performed on the coated water-soluble polymer solution.
Abstract translation: 提供了一种用于形成堤的方法，以通过在形成堤岸时进行表面处理来减少处理次数，同时防止器件特性由于有机TFT的劣化而变化。 在通过印刷法制造有机电子器件时，通过将水溶性氟化合物与添加有紫外线固化剂的水溶性聚合物混合来进行表面处理。 一种形成堤的方法包括以下处理。 涂布紫外线硬化剂和水溶性氟化合物的水溶性聚合物被涂覆。 对涂布的水溶性聚合物溶液进行紫外线照射和显影处理。
-
公开(公告)号：KR1020000008737A
公开(公告)日：2000-02-15
申请号：KR1019980028688
申请日：1998-07-15
Applicant: 삼성전자주식회사
IPC: H01L21/336
Abstract: PURPOSE: A manufacturing method of MOS transistor is provided to enable a reduction of a reverse short channel effect and a suppression of a threshold voltage. CONSTITUTION: The method comprises the steps of: depositing a gate oxide film(8) and a polysilicon(10) in that order on a substrate(2) and then forming a gate(10) of MOS transistor by polysilicon gate patterning; injecting the highest concentration of N2 ions into regions except the gate to reduce the reverse short channel effect and then injecting the lowest concentration of source/drain ions; and forming a insulating film spacer on side walls of the gate and then injecting the highest concentration of source/drain ions to form the lightly doped drain structure. Thereby, the manufacturing method of MOS transistor having lightly doped drain structure can be provided, so that the reverse short channel effect can be reduced, and the threshold voltage can be effectively suppressed.
Abstract translation: 目的：提供一种MOS晶体管的制造方法，以减少反向短路效应和抑制阈值电压。 构成：该方法包括以下步骤：在衬底（2）上依次沉积栅极氧化膜（8）和多晶硅（10），然后通过多晶硅栅极图案形成MOS晶体管的栅极（10）; 将最高浓度的N 2离子注入除栅极以外的区域以减少反向短沟道效应，然后注入最低浓度的源/漏离子; 并在栅极的侧壁上形成绝缘膜间隔物，然后注入最高浓度的源/漏离子以形成轻掺杂漏极结构。 由此，可以提供具有轻掺杂漏极结构的MOS晶体管的制造方法，从而可以降低反向短沟道效应，并且可以有效地抑制阈值电压。
-
公开(公告)号：KR1019980065734A
公开(公告)日：1998-10-15
申请号：KR1019970000847
申请日：1997-01-14
Applicant: 삼성전자주식회사
Inventor： 한정석
IPC: H01L29/41
Abstract: 본 발명은 커패시터의 스토리지 전극 형성 방법을 개시한다. 이는 절연막이 형성된 반도체 기판 상에 콘택 홀을 형성하는 단계; 상기 콘택 홀이 형성된 반도체 기판 전면에 도전 물질을 증착한 후 상기 콘택 홀보다 크게 패터닝함으로써 도전층을 형성하는 단계; 상기 도전층 표면에 반구형 결정층(HSG;HemiSphere Grain)을 성장하는 단계; 및 상기 반도체 기판을 20∼50℃ 온도에서 세정하는 단계를 구비한다. 즉, 도전층 표면 이외의 영역에 형성된 반구형 결정(HSG)을 20∼50℃의 저온 세정 공정으로 제거할 수 있고 이후의 세정 공정을 추가할 필요가 없으므로 도전층 표면에 형성된 반구형 결정의 식각으로 인한 용량 감소 현상을 방지할 수 있다.
-
19.发明授权질소를 포함하는 헤테로아로마틱계 리간드/전이금속착화합물, 이를 포함하는 버퍼층 및 상기 버퍼층을포함하는 유기박막 트랜지스터 有权包含异质配体/过渡金属络合物的氮，包含复合物的缓冲层和包含缓冲层的有机薄膜晶体管
公开(公告)号：KR101390022B1
公开(公告)日：2014-04-29
申请号：KR1020070016551
申请日：2007-02-16
Applicant: 삼성전자주식회사
CPC classification number: C07F1/005 , H01L51/0084 , H01L51/102 , Y02E10/549 , Y10T428/26
Abstract: 본 발명은 질소를 포함하는 헤테로아로마틱계 리간드/전이금속 착화합물, 이를 포함하는 버퍼층 및 상기 버퍼층을 포함하는 전자소자에 관한 것으로, 신규한 착화합물로서 질소를 포함하는 헤테로아로마틱계 리간드/전이금속 착화합물을 제공하며, 이를 포함하는 버퍼층을 형성하여 전자소자에서 전하 주입(carrier injection) 및 전하이동(transport)을 향상시켜 전자소자의 효율을 향상시킬 수 있다.
질소를 포함하는 헤테로아로마틱계 리간드/전이금속 착화합물, 버퍼층-
公开(公告)号：KR101249090B1
公开(公告)日：2013-03-29
申请号：KR1020060112347
申请日：2006-11-14
Applicant: 삼성전자주식회사
CPC classification number: H01L51/052
Abstract: 본 발명은 유기 절연막 형성용 조성물, 이를 이용하여 제조된 유기 절연막에 관한 것으로, 더욱 상세하게는 카르복실기를 함유하는 유기 폴리머 재료 및 전자 공여기를 함유하는 유기 실란계 물질을 포함함으로써 미반응 가교 재료를 보다 안정화시킬 수 있는 구조를 가지게 되어 히스테리시스 현상이 감소되고, 투명도가 개선되어 공기 중에서의 안정성을 확보할 수 있다. 또한 이를 통해 유기박막 트랜지스터의 수명이 크게 증가하게 된다.
유기절연막, 유기 폴리머 재료, 유기 실란계 물질, 히스테리시스, 투명도
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.022 seconds)
