-
-
公开(公告)号：KR101358371B1
公开(公告)日：2014-02-04
申请号：KR1020070129136
申请日：2007-12-12
Applicant: 삼성전자주식회사
CPC classification number: G06F17/5022
Abstract: 전력 시뮬레이션 방법 및 전력 시뮬레이터가 제공된다. 본 발명의 전력 시뮬레이터는 코어스 그레인 어레이에서 수행되는 인스트럭션의 수행에 대한 정적 정보를 추출하는 정적 정보 추출부, 상기 인스트럭션의 수행에 대한 동적 정보를 추출하는 동적 정보 추출부, 및 상기 정적 정보 및 상기 동적 정보에 기초하여 상기 프로세서의 추정 전력을 계산하는 계산부를 포함하는 것을 특징으로 하며, 이를 통해 시뮬레이션 과정의 시간을 단축할 수 있다.
전력 시뮬레이션, 동적 정보, 정적 정보-
公开(公告)号：KR1020110109590A
公开(公告)日：2011-10-06
申请号：KR1020100029379
申请日：2010-03-31
Applicant: 삼성전자주식회사
CPC classification number: G06F17/5054 , G06F17/5022 , G06F17/5077 , G06F9/45504 , G06F9/45508
Abstract: 응용 프로그램을 실행하는 프로세서의 성능을 평가하거나 혹은 해당 프로세서에 최적으로 실행 가능한 응용 프로그램을 작성하기 위해 사용되는 프로세서 시뮬레이션 기술이 개시된다. 다수의 기능 유닛을 포함하는 재구성 가능한 프로세서의 시뮬레이션 장치는 피연산자를 생성하는 기능 유닛과 그 피연산자를 소모하는 기능 유닛 간의 라우팅 경로를 큐(queue)로 표현하여 프로세서를 모델링한다. 이러한 큐의 싸이즈는 기능 유닛들간의 라우팅 지연에 관한 정보와, 스케쥴러로부터 수신한 모듈로 스케쥴링(modulo scheduling)에 따른 순환 루프(iteration loop)의 스테이지 정보(stage information)를 기초로 결정된다. 각 라우팅 큐의 동작에 대한 호스트향 바이너리 코드를 저장하는 모델링 코드 DB가 구비되고, 바이너리 파일 대신에 대응하는 호스트향 바이너리 코드를 실행하여 시뮬레이션한다.
-
公开(公告)号：KR101645003B1
公开(公告)日：2016-08-03
申请号：KR1020100013390
申请日：2010-02-12
Applicant: 삼성전자주식회사
CPC classification number: G06F13/1673 , Y02D10/14
Abstract: 컴퓨팅장치에서다중뱅크메모리의액세스를효율화시키는기술이개시된다. 개시된컴퓨팅장치는프로세서와, 메모리와, 정렬된워드단위로메모리를액세스하여데이터버퍼에저장하고, 프로세서로부터의비정렬된메모리액세스요구에응답하여요구된데이터를데이터버퍼로부터추출하여출력하는메모리제어기를포함한다. 태그된버퍼를도입함으로써비정렬된메모리액세스에대해서도고정된메모리잠복기(fixed memory latency)를보장하는것이가능해진다. 반복적인메모리액세스횟수를저감시켜전력소모를줄이고메모리액세스대역폭(bankwidth)을향상시킨다.
-
15.发明授权
公开(公告)号：KR101645001B1
公开(公告)日：2016-08-02
申请号：KR1020090013532
申请日：2009-02-18
Applicant: 삼성전자주식회사
CPC classification number: G06F15/82 , G06F9/30072 , G06F9/3853
Abstract: 조건실행(predicated execution)을지원하는 VLIW 명령어생성장치및 방법과생성된 VLIW 명령어를처리하는 VLIW 프로세서및 방법이개시된다. 일실시예에따르면병렬적으로실행되는복수개의인스트럭션인번들단위로조건실행을나타내는값을포함하는인스트럭션번들이생성된다. VLIW 프로세서는인스트럭션번들을디코딩하고, 디코딩결과추출되는조건실행을나타내는값에따라서인스트럭션번들에포함된복수개의인스트럭션을병렬적으로실행한다.
-
Patent Agency Ranking
公开(公告)号：KR101635397B1
公开(公告)日：2016-07-04
申请号：KR1020100019154
申请日：2010-03-03
Applicant: 삼성전자주식회사
CPC classification number: G06F17/5045 , G06F9/44 , G06F17/50 , G06F17/5022 , G06F2217/68
Abstract: 멀티코어시스템의성능을향상시킬수 있도록멀티코어시스템의구조배치를자동으로변경하면서시뮬레이션하는기술이제공된다. 일실시예에따른재구성가능한프로세서코어를사용하는멀티코어시스템의시뮬레이터는시스템의구조가정의된파일을입력받아그에기술된각 컴포넌트를컴포넌트라이브러리로부터선택하고, 선택된컴포넌트를시뮬레이터에미리저장된데이터구조에채워넣어멀티코어시스템의구조모델을생성부와구조모델을기초로응용프로그램을실행하고그 결과를출력하는시뮬레이션엔진을포함한다. 이에따라, 설정된성능에최적화된멀티코어시스템의구조를결정할수 있다. 또한, 시뮬레이션의과정이간소화된다.
-
公开(公告)号：KR101622266B1
公开(公告)日：2016-05-18
申请号：KR1020090035100
申请日：2009-04-22
Applicant: 삼성전자주식회사
CPC classification number: G06F13/24
Abstract: 재구성가능프로세서(reconfigurable processor)의인터럽트핸들링기술이개시된다. 본발명의일 양상에따르면, 재구성가능프로세서는다수의프로세싱엘리먼트를포함할수 있고, 그중 일부의프로세싱엘리먼트가인터럽트핸들링을위해별도로지정되는것이가능하다. 그리고재구성가능프로세서가루프연산을실행하는도중에인터럽트요청이발생하면별도로지정된프로세싱엘리먼트가인터럽트요청을처리하는것이가능하다. 따라서인터럽트요청에대한처리가기존의실행되던루프연산과병렬적으로수행될수 있다.
-
公开(公告)号：KR101360221B1
公开(公告)日：2014-02-10
申请号：KR1020070093045
申请日：2007-09-13
Applicant: 삼성전자주식회사
CPC classification number: G06F9/3808 , G06F9/322 , G06F12/0862 , G06F12/0875 , G06F2212/6028
Abstract: 인스트럭션 캐시 관리 방법 및 프로세서가 제공된다. 본 발명의 프로세서는 비활동 모드 및 활동 모드를 가지는 프로세서 코어, 및 상기 비활동 모드 동안, 상기 활동 모드 동안 상기 프로세서 코어가 수행할 제1 인스트럭션을 미리 추적하여 캐시 미스를 검출하는 인스트럭션 캐시를 포함하는 것을 특징으로 하며, 이를 통해 캐시 미스를 미리 검출하여 실제 인스트럭션 수행시의 캐시 미스 발생 빈도를 감소시킬 수 있다.
캐시 미스, 인스트럭션 캐시, 재구성 프로세서-
公开(公告)号：KR1020110040103A
公开(公告)日：2011-04-20
申请号：KR1020090097244
申请日：2009-10-13
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0607 , G06F3/067 , G06F12/0215 , G06F12/0292 , G06F3/00 , G06F13/28
Abstract: PURPOSE: An apparatus for accessing a multi-bank memory is provided to reduce the core cycle taken for sorting data by allowing a memory controller to arrange and transfer data, which are required by a processor core, in hardware manner. CONSTITUTION: A stride register(700) stores a stride value, and an address conversion unit(170) controls the access in column and/or row direction in relation to a logical block of a multi-bank memory. The width of the logical block is determined by the stride value. The stride value of the stride register is set up during the execution time by a processor(500). The address conversion unit controls the access to allocate the continuous data adjacent in the row direction to different banks.
Abstract translation: 目的：提供用于访问多存储体存储器的装置，以通过允许存储器控制器以硬件方式布置和传送处理器核心所需的数据来减少用于对数据进行分类的核心周期。 构成：步幅寄存器（700）存储步幅值，并且地址转换单元（170）相对于多存储体存储器的逻辑块控制列和/或行方向的访问。 逻辑块的宽度由步幅值确定。 步进寄存器的步幅值在处理器（500）的执行时间内建立。 地址转换单元控制访问以将行行方向相邻的连续数据分配给不同的存储体。
-
公开(公告)号：KR101553651B1
公开(公告)日：2015-09-17
申请号：KR1020090097244
申请日：2009-10-13
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0607 , G06F3/067 , G06F12/0215 , G06F12/0292
Abstract: 다중뱅크메모리(multi-bank memory)의액세스제어기술이개시된다. 이를위해프로세서에의해실행시간(run time) 중에설정되는스트라이드레지스터(stride register)가구비된다. 메모리제어기는이 스트라이드레지스터에의해폭이정해지는논리블럭(logical block)에대해행과열 방향으로인터리브된방식으로액세스를제어한다. 이에따라행 방향은물론열 방향으로인접하여연속된주소에저장된데이터들이동시에액세스될수 있다.
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.024 seconds)
