公开(公告)号：KR20210026993A

公开(公告)日：2021-03-10

申请号：KR1020190138116A

申请日：2019-10-31

Applicant: 삼성전자주식회사

Inventor： 송주용 ,  김재덕 ,  김정욱

IPC: H04M1/725 ,  G06N3/04 ,  G06N3/08

CPC classification number: H04M1/72415 ,  G06N3/0454 ,  G06N3/08 ,  H04M2201/34 ,  H04M2201/36 ,  H04M2250/06

Abstract: 전자 장치가 개시된다. 본 전자 장치는, 메모리, 통신부, 프로세서를 포함하고, 메모리는, 전자 장치에서 개인화된 제1 신경망 모델을 포함하고, 프로세서는, 통신부를 통해 외부 전자 장치로부터 외부 전자 장치에 저장된 제2 신경망 모델에 대한 정보를 수신하고, 제2 신경망 모델에 대한 정보 및 제1 신경망 모델에 대한 정보를 바탕으로, 개인화된 제1 신경망 모델 또는 개인화된 제1 신경망 모델과 관련된 정보를 외부 전자 장치로 전송하도록 통신부를 제어한다.

公开(公告)号：KR102071575B1

公开(公告)日：2020-01-30

申请号：KR1020130044835

申请日：2013-04-23

Applicant: 삼성전자주식회사

Inventor： 홍순혁 ,  김정욱 ,  니콜라이브룰루츠키 ,  신승영

IPC: B25J9/22 ,  B25J9/10 ,  G06F9/445 ,  G05D1/02

公开(公告)号：KR102070136B1

公开(公告)日：2020-01-28

申请号：KR1020130050250

申请日：2013-05-03

Applicant: 삼성전자주식회사

Inventor： 김준경 ,  유동훈 ,  김정욱 ,  류수정

IPC: G06F12/08 ,  G06F9/30

公开(公告)号：KR1020170130674A

公开(公告)日：2017-11-29

申请号：KR1020160061014

申请日：2016-05-18

Applicant: 삼성전자주식회사

Inventor： 손길수 ,  박동식 ,  정수호 ,  임경춘 ,  김정욱 ,  손민규 ,  이민우 ,  이승호

IPC: G06F11/34 ,  G06Q50/04

CPC classification number: H01L21/67253

Abstract: 본발명은공정평가방법및 그를포함하는기판제조장치의제어방법을개시한다. 그의평가방법은, 기판제조장치의센서들의계측값들과미리저장된레퍼런스값들을획득하는단계와, 상기레퍼런스값들과상기계측값들의계측차이값들을계산하는단계와, 상기레퍼런스값들보다큰 최대레퍼런스값들과, 상기레퍼런스값들보다작은최소레퍼런스값들사이의레퍼런스평균차값들을계산하는단계와, 상기계측차이값들을상기레퍼런스평균차값들로나누어상기센서들마다스코어링값들을개별적으로계산하는단계를포함한다.

Abstract translation: 本发明公开了包括过程评估方法的基板制造设备的过程评估方法和控制方法。 评估方法包括以下步骤：获取基板制造设备的传感器的测量值和预先存储的参考值;计算参考值和测量值的测量差值; 计算参考值和小于参考值的最小参考值之间的参考平均差值;将测量的差值除以参考平均差值并分别计算每个传感器的评分值 它包括。

公开(公告)号：KR101360191B1

公开(公告)日：2014-02-07

申请号：KR1020070085613

申请日：2007-08-24

Applicant: 삼성전자주식회사

Inventor： 조연곤 ,  김석진 ,  이상석 ,  김준희 ,  김정욱

IPC: G06F15/78

CPC classification number: G06F9/3885 ,  G06F9/3828 ,  G06F9/3877 ,  G06F9/3891 ,  G06F9/3897 ,  G06F15/7867

Abstract: 코어스 그레인 어레이를 공유하는 방법 및 그 방법을 이용한 프로세서가 제공된다. 본 발명의 프로세서는 제1 인스트럭션 집합을 수행하는 복수의 제1 연산 유닛들을 포함하는 제1 프로세서 코어, 제2 인스트럭션 집합을 수행하는 복수의 제2 연산 유닛들을 포함하는 제2 프로세서 코어, 및 상기 제1 인스트럭션 집합 또는 상기 제2 인스트럭션 집합 중 적어도 하나의 집합의 인스트럭션 중 일부를 상기 제1 프로세서 코어 또는 상기 제2 프로세서 코어에 대신하여 수행하는 복수의 제3 연산 유닛들을 포함하는 코어스 그레인 어레이를 포함하며, 이를 통해 재구성 프로세서 아키텍쳐의 커스토마이징의 자유도를 향상시킬 수 있다.
재구성 프로세서, RP, 코어스 그레인 어레이, CGA

公开(公告)号：KR1020110097438A

公开(公告)日：2011-08-31

申请号：KR1020100017284

申请日：2010-02-25

Applicant: 삼성전자주식회사

Inventor： 김정욱 ,  최창언 ,  전태근 ,  배경륜 ,  김현주

IPC: G06F13/16 ,  G06F12/08 ,  G06F9/06 ,  G06F9/44

CPC classification number: G06F12/0246 ,  G06F2212/7201 ,  G06F9/453 ,  G06F9/454 ,  G06F12/0895 ,  G06F12/0897 ,  G06F13/1689 ,  G06F13/1694

Abstract: A memory system includes a nonvolatile memory device, a memory controller for controlling the nonvolatile memory device and a virtual data interface layer that manages reading and/or writing of patterned data from/to the nonvolatile memory device. In a read operation, the virtual data interface layer generates patterned data that is requested to be read. Accordingly, a read speed of the memory system may be improved.

公开(公告)号：KR1020090046609A

公开(公告)日：2009-05-11

申请号：KR1020070112852

申请日：2007-11-06

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 박일현 ,  류수정 ,  유동훈 ,  서동관 ,  김정욱 ,  장춘기

IPC: G06F13/00 ,  G06F12/00

CPC classification number: G06F9/3824 ,  G06F9/383 ,  G06F9/3885

Abstract: 프로세서 및 메모리 관리 방법이 제공된다. 본 발명의 프로세서는 프로세서 코어, 싱글 포트를 경유하여 상기 프로세서 코어와 데이터를 송수신하고, 상기 프로세서 코어에 의해 억세스된 데이터를 저장하는 캐쉬, 및 복수의 멀티 포트 중 하나 이상을 경유하여 상기 프로세서 코어와 데이터를 송수신하는 스크래치패드 메모리를 포함하는 것을 특징으로 하며, 이를 통해 다수의 로드/스토어 명령의 처리를 용이하게 할 수 있다.
캐쉬, 스크래치패드 메모리, SPM

公开(公告)号：KR1020090027879A

公开(公告)日：2009-03-18

申请号：KR1020070093045

申请日：2007-09-13

Applicant: 삼성전자주식회사

Inventor： 박일현 ,  유동훈 ,  서동관 ,  류수정 ,  김정욱

IPC: G06F9/32 ,  G06F9/26 ,  G06F9/28

CPC classification number: G06F9/3808 ,  G06F9/322 ,  G06F12/0862 ,  G06F12/0875 ,  G06F2212/6028

Abstract: A method of managing an instruction cache and a processor using the same are provided to solve cache miss to be generated without using a prediction algorithm. A processor core(110) has the first active mode and the second active mode. An instruction cache(120) detects cache miss during the second active mode by tracing the first instruction that the processor core performs during the first active mode. The instruction cache produces a fake program counter. The instruction cache traces the first instruction in advance by changing a value of the fake program counter. If the cache miss about the first instruction is detected, the instruction cache receives the first instruction from an external memory(150). The instruction cache stores the first instruction received from the external memory.

Abstract translation: 提供管理指令高速缓存的方法和使用其的处理器，以解决在不使用预测算法的情况下生成高速缓存未命中。 处理器核心（110）具有第一活动模式和第二活动模式。 指令高速缓存（120）通过在第一活动模式期间跟踪处理器核心执行的第一指令来检测在第二活动模式期间的高速缓存未命中。 指令缓存产生一个假的程序计数器。 指令高速缓存通过改变假程序计数器的值来提前跟踪第一条指令。 如果检测到关于第一指令的高速缓存未命中，则指令高速缓存从外部存储器（150）接收第一指令。 指令高速缓存存储从外部存储器接收的第一指令。

公开(公告)号：KR1020090014732A

公开(公告)日：2009-02-11

申请号：KR1020070078905

申请日：2007-08-07

Applicant: 삼성전자주식회사

Inventor： 정화준 ,  이재봉 ,  김정욱 ,  임용호

IPC: H01L21/3065

CPC classification number: H01L21/67069 ,  H01J37/32495

Abstract: A plasma etching apparatus is provided to allow a user to exchange or repair only a liner member in which problem is generated by several liner members which are mutually separated to protect the inner wall of the process chamber. The plasma-etching apparatus comprises the chamber body(10), the upper electrode(40), and the bottom electrode(30) and wall liner(50). It has the process chamber in which the process gas is injected the chamber body. A plasma etching apparatus includes a chamber body, an upper electrode, a bottom electrode and wall liner. The chamber body has a process chamber into which the process gas is injected. The upper electrode is installed on the top of the chamber body, and the bottom electrode is installed in the lower part of the chamber body. The wall liner protects the inner wall of the chamber body while being installed inside the chamber body. The wall liner is composed of a plurality of liner members(51) which is capable of being mutually separated.

Abstract translation: 提供了一种等离子体蚀刻装置，以允许使用者仅仅更换或修理其中相互分离以保护处理室的内壁的多个衬套构件产生问题的衬垫构件。 等离子体蚀刻装置包括室主体（10），上电极（40）以及底电极（30）和壁衬（50）。 它具有处理室，其中处理气体注入室体。 等离子体蚀刻装置包括室主体，上电极，底电极和壁衬。 腔体具有处理室，注入工艺气体。 上电极安装在室主体的顶部，底电极安装在腔体的下部。 壁衬套在安装在腔室内部的同时保护腔室主体的内壁。 壁衬由多个可相互分离的衬垫构件（51）组成。

公开(公告)号：KR1020090012725A

公开(公告)日：2009-02-04

申请号：KR1020070076795

申请日：2007-07-31

Applicant: 삼성전자주식회사

Inventor： 임은섭 ,  김정욱 ,  최상진 ,  정성욱

IPC: G02B5/20 ,  G02F1/1335

Abstract: A color filter substrate of a liquid crystal display device and a manufacturing method thereof are provided to reduce a deviation between a minimum thickness and a maximum thickness in a profile of ink by optimizing a shape of a black matrix. A color filter substrate(150) of a liquid crystal display device includes an insulating substrate(110), a black matrix(120), and a color filter(130). The black matrix is formed on the insulating substrate. An area of a transverse section of the black matrix is gradually increased toward a remote position from the insulating substrate. The color filter is formed by injecting ink into divided internal spaces of the black matrix and drying the injected ink.

Abstract translation: 提供液晶显示装置的滤色器基板及其制造方法，通过优化黑色矩阵的形状来减少油墨轮廓中的最小厚度和最大厚度之间的偏差。 液晶显示装置的滤色器基板（150）包括绝缘基板（110），黑矩阵（120）和滤色器（130）。 黑矩阵形成在绝缘基板上。 黑矩阵的横截面的区域从绝缘基板向远离位置逐渐增加。 滤色器通过将墨水注入黑色矩阵的分开的内部空间并干燥注入的墨水而形成。