公开(公告)号：KR101035661B1

公开(公告)日：2011-05-23

申请号：KR1020100016774

申请日：2010-02-24

Applicant: 서울대학교산학협력단

Inventor： 한민구 ,  최성환

IPC: H01L29/786 ,  G02F1/136

CPC classification number: H01L29/66742 ,  H01L29/41733 ,  H01L29/78606 ,  H01L29/7869

Abstract: PURPOSE: A thin film transistor and a manufacturing method thereof are provided to simplify a manufacturing process by performing a lithography process twice through one mask. CONSTITUTION: An insulation substrate is provided(S110). A gate electrode is formed on the upper side of the substrate(S120). A gate insulation layer is formed on the upper side of the substrate and the gate electrode(S130). A semiconductor layer is deposited on the upper side of the gate insulation layer(S140). A protection layer is formed on the upper side of the semiconductor layer by a lithography process(S150). A source/drain electrode is formed on the upper side of the semiconductor layer and the protection layer(S160).

Abstract translation: 目的：提供薄膜晶体管及其制造方法，以通过一次掩模进行光刻处理两次来简化制造工艺。 构成：提供绝缘基板（S110）。 在基板的上侧形成栅极电极（S120）。 在基板的上侧和栅电极上形成栅极绝缘层（S130）。 半导体层沉积在栅绝缘层的上侧（S140）。 通过光刻工艺在半导体层的上侧形成保护层（S150）。 源极/漏电极形成在半导体层和保护层的上侧（S160）。

公开(公告)号：KR101318418B1

公开(公告)日：2013-10-15

申请号：KR1020120009173

申请日：2012-01-30

Applicant: 서울대학교산학협력단

Inventor： 최성환 ,  한민구

IPC: H01L29/786 ,  H01L21/336

Abstract: 본 발명은 박막 트랜지스터 및 이의 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 박막 트랜지스터의 게이트 절연층이, 실리콘 산화막과, 실리콘 산화막의 상부에 산화 마그네슘이 적층됨으로써, 박막트랜지스터의 역바이어스 특성을 개선하여 신뢰성을 향상시킴과 동시에, 전기적 특성을 향상시키는데 있다.

公开(公告)号：KR1020130087914A

公开(公告)日：2013-08-07

申请号：KR1020120009171

申请日：2012-01-30

Applicant: 서울대학교산학협력단

Inventor： 최성환 ,  한민구

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78696 ,  H01L29/78678

Abstract: PURPOSE: A thin film transistor is provided to reduce the deterioration of a device by forming separated channels for decreasing the operating temperature and power of the device. CONSTITUTION: A gate electrode (120) is formed on one surface of a substrate (110). A gate insulating layer (130) is formed on the upper part of the substrate and covers the gate electrode. A semiconductor layer includes a channel region (140), a source region (150), and a drain region (160). The channel region is formed between the source region and the drain region. The channel region includes channels which are separated from each other. A passivation layer (170) covers a part of the semiconductor layer.

Abstract translation: 目的：提供薄膜晶体管，通过形成用于降低器件的工作温度和功率的分离通道来减少器件的劣化。 构成：在基板（110）的一个表面上形成栅电极（120）。 栅极绝缘层（130）形成在衬底的上部并覆盖栅电极。 半导体层包括沟道区（140），源区（150）和漏区（160）。 沟道区形成在源区和漏区之间。 通道区域包括彼此分离的通道。 钝化层（170）覆盖半导体层的一部分。

公开(公告)号：KR101254910B1

公开(公告)日：2013-04-18

申请号：KR1020120009172

申请日：2012-01-30

Applicant: 서울대학교산학협력단

Inventor： 최성환 ,  한민구

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/7869 ,  H01L29/78696

Abstract: PURPOSE: A thin film transistor is provided to improve an electrical characteristic by forming a second channel layer doped with magnesium oxide on a first channel layer. CONSTITUTION: A gate insulating layer(130) is formed on a gate(120) and a substrate(110). A first channel layer(140) corresponds to the gate. Magnesium oxide is doped in a second channel layer(150). A source and a drain electrode(160) are electrically connected to a part of the second channel layer. The source and the drain electrode are formed on the second channel layer and the gate insulating layer.

Abstract translation: 目的：提供薄膜晶体管以通过在第一沟道层上形成掺有氧化镁的第二沟道层来改善电特性。 构成：在栅极（120）和衬底（110）上形成栅极绝缘层（130）。 第一沟道层（140）对应于栅极。 氧化镁被掺杂在第二沟道层（150）中。 源极和漏极（160）电连接到第二沟道层的一部分。 源极和漏极形成在第二沟道层和栅极绝缘层上。

公开(公告)号：KR101125904B1

公开(公告)日：2012-03-21

申请号：KR1020100072133

申请日：2010-07-26

Applicant: 서울대학교산학협력단

Inventor： 최성환 ,  한민구

IPC: H01L29/786 ,  G02F1/136

CPC classification number: H01L29/7869 ,  H01L29/66969 ,  H01L29/78606

Abstract: 본 발명은 반도체층으로 수소 유입이 되지 않게 하면서, 자체의 신뢰성을 높게 유지하기 위한, 제 1 패시베이션층 및 제 2 패시베이션층이 형성된 박막 트랜지스터 및 박막 트랜지스터의 제조 방법에 관한 것이다.
이를 위해, 본 발명은 절연 기판을 구비하는 기판 구비 단계; 기판 상부에 게이트 전극을 형성하는 게이트 전극 형성 단계; 기판 및 게이트 전극 상부에 게이트 절연막을 형성하는 게이트 절연막 형성 단계; 게이트 절연막 상부에 반도체층을 형성하는 반도체층 형성 단계; 반도체층 상부 일부가 노출되도록 소스/드레인 전극을 반도체층 상부에 형성하는 소스/드레인 전극 형성 단계; 게이트 절연막, 반도체층 및 소스/드레인 전극의 노출된 상부를 덮도록 제 1 패시베이션층을 형성하는 제 1 패시베이션층 형성 단계; 및 제 1 패시베이션층의 상부에 제 2 패시베이션층을 형성하는 제 2 패시베이션층 형성 단계를 포함하며, 제 2 패시베이션층 형성 단계는 제 1 패시베이션층 형성 단계보다 높은 온도에서 증착되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법을 개시한다.

公开(公告)号：KR101035660B1

公开(公告)日：2011-05-23

申请号：KR1020090012570

申请日：2009-02-16

Applicant: 서울대학교산학협력단

Inventor： 한민구 ,  최성환

IPC: H01L29/786

Abstract: 본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 한 번의 이온 주입으로 소스 및 드레인 영역 및 저 도핑 영역에 불순물을 주입할 수 있으므로, 별도의 저 도핑 영역을 위한 불순물 주입 공정을 제거하고 생산성을 향상하는 데 있다.
또한, 본 발명의 다른 해결하고자 하는 기술적 과제는 실리콘층을 형성하고 연속하여 절연막을 형성하므로, 공정상에서 실리콘층의 계면을 보호하는 데 있다.
이를 위해 본 발명은 기판과, 기판의 상부를 모두 덮도록 실리콘층을 증착하여 준비하는 기판 준비 단계와, 실리콘층의 상부를 모두 덮도록 제1절연막을 증착하는 제1절연막 증착 단계와, 제1절연막의 상부를 모두 덮도록 제2절연막을 증착하는 제2절연막 증착 단계와, 제2절연막 상부를 모두 덮도록 게이트막을 증착하는 게이트막 증착 단계와, 게이트막의 상부에 제1포토레지스트 패턴을 형성하고, 제1포토레지스트 패턴을 마스크로 하여 게이트막, 제2절연막 및 제1절연막을 순차적으로 에칭하여, 제1절연막 패턴을 형성하고 실리콘층의 일부를 외부로 노출시키는 게이트막 및 절연막 패터닝 단계와, 제1포토레지스트 패턴을 마스크로 하여 게이트막을 습식 에칭하여 게이트를 형성하는 게이트막 에칭 단계와, 게이트를 마스크로 하여 제2절연막을 에칭� ��여, 제2절연막 패턴을 형성하고 제1절연막 패턴의 일부를 외부로 노출시키는 제2절연막 패터닝 단계와, 게이트 및 제1절연막 패턴을 마스크로 하여 실리콘층에 불순물을 이온 주입하는 이온 주입 단계 및 게이트, 제1절연막 패 턴, 제2절연막 패턴 및 외부로 노출된 실리콘층의 일부를 덮도록 제2포토레지스트 패턴을 형성하고, 제2포토레지스트 패턴을 마스크로 하여 실리콘층을 패터닝하여 액티브 층을 형성하는 실리콘층 패터닝 단계를 포함하는 박막 트랜지스터 및 그 제조 방법을 개시한다.
박막 트랜지스터, 액티브 층, 저 도핑 영역, 불순물 주입, 계면

公开(公告)号：KR1020100093406A

公开(公告)日：2010-08-25

申请号：KR1020090012570

申请日：2009-02-16

Applicant: 서울대학교산학협력단

Inventor： 한민구 ,  최성환

IPC: H01L29/786

CPC classification number: H01L29/78618 ,  H01L29/66757 ,  H01L29/78675

Abstract: PURPOSE: A thin film transistor and its manufacturing method are provided to omit dopant implanting process for a separate lightly doped region by injecting ion into a lightly doped drain with ion-implanting impurity in drain and region-source of an active layer. CONSTITUTION: A silicon layer(120) is added in order to cover the top of all substrate(110). A first insulating layer(130) is added to cover the top of all silicon layer. A second insulating layer(140) is evaporated in order to cover the top of all first insulating layer. A gate film(150) is evaporated in order to cover the top of all second insulating layer. A first photo resist pattern is formed on the top of the gate film.

Abstract translation: 目的：提供薄膜晶体管及其制造方法，通过在有源层的漏极和区域源中的离子注入杂质注入离子到轻掺杂的漏极中，省略用于单独的轻掺杂区域的掺杂剂注入工艺。 构成：添加硅层（120）以覆盖所有基板（110）的顶部。 添加第一绝缘层（130）以覆盖所有硅层的顶部。 蒸发第二绝缘层（140）以覆盖所有第一绝缘层的顶部。 蒸发栅极膜（150）以覆盖所有第二绝缘层的顶部。 第一光刻胶图案形成在栅极膜的顶部。