公开(公告)号：KR101476747B1

公开(公告)日：2014-12-26

申请号：KR1020130061866

申请日：2013-05-30

Applicant: 전북대학교산학협력단 ,  주식회사 시지트로닉스

Inventor： 양전욱 ,  심규환 ,  조덕호

IPC: H01L21/20 ,  H01L29/78 ,  H01L21/265 ,  H01L21/324

Abstract: 본발명에따른갈륨함유반도체소자의제조방법은, 사파이어기판상에버퍼층및 질화갈륨층이형성된기판을준비하는단계와; 상기질화갈륨층이성장된기판상의활성영역에이온주입층을형성하기위해포토레지스트공정을수행하는단계와; 상기포토레지스트공정에의해노출된활성영역에 Si 이온을주입하여이온주입층을형성하는단계와; 상기이온주입층이형성된기판상에열처리보호막을형성하는단계와; 상기열처리보호막이형성된후 적외선및 자외선을조사하여열처리를진행하는단계와; 상기열처리된기판의열처리보호막을제거하는단계를포함하는점에그 특징이있다. 본발명은기판의열처리공정시 자외선을조사하여기판에주입된이온의활성화효율을높임으로써소자특성을개선하여소자제조공정의생산성을높일수 있다.

公开(公告)号：KR1020140140887A

公开(公告)日：2014-12-10

申请号：KR1020130061866

申请日：2013-05-30

Applicant: 전북대학교산학협력단 ,  주식회사 시지트로닉스

Inventor： 양전욱 ,  심규환 ,  조덕호

IPC: H01L21/20 ,  H01L29/78 ,  H01L21/265 ,  H01L21/324

CPC classification number: H01L21/3245 ,  H01L21/2654 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7783

Abstract: 본 발명에 따른 갈륨함유 반도체 소자의 제조방법은, 사파이어 기판상에 버퍼층 및 질화갈륨층이 형성된 기판을 준비하는 단계와; 상기 질화갈륨층이 성장된 기판상의 활성 영역에 이온 주입층을 형성하기 위해 포토레지스트 공정을 수행하는 단계와; 상기 포토레지스트 공정에 의해 노출된 활성 영역에 Si 이온을 주입하여 이온 주입층을 형성하는 단계와; 상기 이온 주입층이 형성된 기판상에 열처리 보호막을 형성하는 단계와; 상기 열처리 보호막이 형성된 후 적외선 및 자외선을 조사하여 열처리를 진행하는 단계와; 상기 열처리된 기판의 열처리 보호막을 제거하는 단계를 포함하는 점에 그 특징이 있다.
본 발명은 기판의 열처리 공정 시 자외선을 조사하여 기판에 주입된 이온의 활성화 효율을 높임으로써 소자 특성을 개선하여 소자 제조 공정의 생산성을 높일 수 있다.

Abstract translation: 根据本发明的包括Ga的半导体器件的制造方法包括制备在蓝宝石衬底上形成缓冲层和氮化镓层的衬底的步骤; 在生长氮化镓层的衬底的有源区中进行用于形成离子注入层的光致抗蚀剂工艺的步骤; 通过将Si离子注入到由光致抗蚀剂工艺暴露的有源区域形成离子注入层的步骤; 在形成有离子注入层的基板上形成热处理保护层的工序; 在形成热处理保护层之后通过发射红外线和紫外线进行热处理的步骤; 以及去除经热处理的基板的热处理保护层的步骤。 在基板的热处理中，发射紫外线以提高注入到基板中的离子的活化效率，从而提高器件制造工艺的器件特性和生产率。

公开(公告)号：KR101381056B1

公开(公告)日：2014-04-14

申请号：KR1020120137385

申请日：2012-11-29

Applicant: 전북대학교산학협력단 ,  주식회사 시지트로닉스

Inventor： 심규환 ,  조덕호 ,  최철종 ,  길연호 ,  양현덕

IPC: H01L21/20

Abstract: A semiconductor substrate where a III-nitride-based epi layer is grown according to the present invention includes a substrate; a transfer layer which is formed on the substrate and molten at a preset temperature; a buffer layer which is formed on the transfer layer; and a III-nitride-based epi layer which is made of a III-nitride-based material and formed on the buffer layer. According to the present invention, provided can be a semiconductor substrate where a III-nitride-based epi layer which can solve a stress due to the lattice mismatch and the mismatch of coefficient of thermal expansion of the III-nitride-based epi layer and the semiconductor substrate by forming the transfer layer between the III-nitride-based epi layer and a semiconductor substrate and using melting properties, and a method thereof.

Abstract translation: 根据本发明生长III族氮化物的外延层的半导体衬底包括衬底; 形成在基板上并在预定温度下熔融的转印层; 形成在转印层上的缓冲层; 以及由III族氮化物系材料制成并形成在缓冲层上的III族氮化物系外延层。 根据本发明，可以提供一种半导体基板，其中可以解决由于晶格失配引起的应力和III族氮化物基外延层的热膨胀系数的失配的III族氮化物系外延层 半导体衬底，其通过在III族氮化物基外延层和半导体衬底之间形成转移层并使用熔融特性及其方法。

公开(公告)号：KR1020130091871A

公开(公告)日：2013-08-20

申请号：KR1020120013162

申请日：2012-02-09

Applicant: 전북대학교산학협력단 ,  주식회사 시지트로닉스

Inventor： 심규환 ,  양전욱 ,  최철종 ,  길연호 ,  양현덕 ,  홍웅기 ,  조덕호

IPC: H01L21/20

Abstract: PURPOSE: A method for growing a III-nitride-based epi layer on a Si substrate and a semiconductor substrate thereof are provided to obtain the thermal stability of high power by using an excellent heat conduction property. CONSTITUTION: A silicon germanium epi layer (102) is grown on a silicon substrate (101). The silicon germanium epi layer is formed by injecting a high concentration impurity. A III-nitride-based epi layer (103) is grown on the silicon germanium epi layer. The silicon germanium epi layer is a Si/SiGe/Si structure. The silicon germanium epi layer includes a cap-silicon epi layer and a seed-silicon epi layer.

Abstract translation: 目的：提供一种在Si衬底及其半导体衬底上生长III族氮化物的外延层的方法，以通过使用优异的导热性获得高功率的热稳定性。 构成：在硅衬底（101）上生长硅锗外延层（102）。 通过注入高浓度杂质形成硅锗外延层。 在硅锗外延层上生长III族氮化物基外延层（103）。 硅锗外延层是Si / SiGe / Si结构。 硅锗外延层包括盖硅外延层和种子硅外延层。

公开(公告)号：KR101099931B1

公开(公告)日：2011-12-28

申请号：KR1020090094961

申请日：2009-10-07

Applicant: 전북대학교산학협력단

Inventor： 심규환 ,  조덕호 ,  최철종

IPC: H01L21/336

Abstract: 본 발명은 LDMOS 트랜지스터에 관한 것으로서, 반도체 기판, 반도체 기판에 배열된 게이트 리드 메탈, 게이트 리드 메탈의 중심에 게이트 리드 메탈과 수직하게 연결된 게이트 메탈, 중앙부가 게이트 메탈에 수직하게 접속되는 게이트 핑거, 게이트 핑거 사이에 게이트 핑거와 평행하게 배열되는 드레인 핑거, 드레인 핑거의 한쪽 끝을 드레인 핑거와 수직이 되도록 전기적으로 접속한 드레인 리드 메탈 및 게이트 핑거를 감싸고 형태로 형성된 메탈 클램프를 포함하고, 게이트 리드 메탈 아래에는 게이트 메탈과 게이트 핑거의 접속을 위한 콘택 홀(contact hole) 형성을 위해 사용되는 절연막 및 필드산화막이 형성되어 있어, 차단 주파수 f
t 와 최대 진동 주파수 f
max 가 높일 수 있으며, 소자를 격리시켜 서로 다른 기능을 하는 칩들과의 누화를 방지하고 선형성을 증가시킬 수 있는 것이다.
LDMOS 트랜지스터, RF power 트랜지스터, 셀가드링, 칩가드링

公开(公告)号：KR1020110037489A

公开(公告)日：2011-04-13

申请号：KR1020090094961

申请日：2009-10-07

Applicant: 전북대학교산학협력단

Inventor： 심규환 ,  조덕호 ,  최철종

IPC: H01L21/336

Abstract: PURPOSE: A laterally diffused metal oxide semiconductor transistor is provided to simultaneously increase a cut-off frequency and a maximum oscillation frequency by adding a thick oxide layer in the lower part of a gate lead metal. CONSTITUTION: In a laterally diffused metal oxide semiconductor transistor, a gate lead metal(32) is arranged in a semiconductor substrate in vertical direction. A gate metal(36) is arranged in the semiconductor substrate in horizontal direction. A gate finger(31) is contacted with the gate metal, and a drain finger(34) is parallel with the gate finger. A drain lead metal(35) is parallel with the gate metal.

Abstract translation: 目的：提供横向扩散的金属氧化物半导体晶体管，以通过在栅极引线金属的下部添加厚的氧化物层来同时增加截止频率和最大振荡频率。 构成：在横向扩散的金属氧化物半导体晶体管中，栅极引线金属（32）在垂直方向上布置在半导体衬底中。 栅极金属（36）在水平方向上布置在半导体衬底中。 栅极指（31）与栅极金属接触，并且漏极指（34）与栅极指状物平行。 漏极引线金属（35）与栅极金属平行。