-
公开(公告)号：WO2014185599A1
公开(公告)日：2014-11-20
申请号：PCT/KR2013/008798
申请日：2013-10-02
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
CPC classification number: H03H7/01 , H01L27/0288 , H03H1/0007 , H03H2001/0064 , H03H2001/0085
Abstract: 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
Abstract translation: 根据本发明的ESD-EMI共模半导体滤波器元件能够实现滤波器电路，并且包括：基板; 形成在所述基板的顶部上的多个TVS齐纳二极管元件; 多个PIN二极管，设置在所述衬底的顶部上并对应于所述滤波器电路中的所述多个齐纳二极管元件; 以及电感无源元件，其通过与金属布线连接多个TVS齐纳二极管元件和多个PIN二极管形成，其中所述电感器无源元件具有接地到接地元件的结构，并且选择性地将驱动信号施加到 通过形成连接到金属布线的多个输入/输出端子焊盘，从包括TVS齐纳二极管元件，PIN二极管和电感无源元件的多级滤波器中滤波。
-
公开(公告)号：WO2014185737A1
公开(公告)日：2014-11-20
申请号：PCT/KR2014/004388
申请日：2014-05-16
Applicant: 전북대학교산학협력단
IPC: H01L21/20
CPC classification number: H01L21/0254 , H01L21/02458
Abstract: 본 발명의 이종 기판 제조 방법은, 베이스 기판의 상부에 인터 레이어를 성장하는 단계, 인터 레이어 상에 탑 레이어를 형성하는 단계, 탑 레이어 상에 저온의 버퍼 레이어를 성장하는 단계, 버퍼 레이어 상에 고온의 3족 질화계(Ⅲ-Nitride) 에피 레이어를 형성하는 단계, 및 에피 레이어 성장 시 인터 레이어가 유동성을 가지면서 베이스 기판과 접촉하는 인터 레이어 일부가 베이스 기판과 반응하여 베이스 기판과 상기 인터 레이어 사이에 인터 믹싱 레이어를 형성하는 단계를 포함한다. 이와 같은 본 발명에 따르면, 고온에서 에피 레이어를 성장하기 위해 온도를 올릴 때 인터 레이어가 유동성을 갖게 되고 이 부분이 베이스 기판과 인터 믹싱(inter mixing)되어 최종 성장되는 에피 레이어가 반도체 베이스 기판의 격자 상수에 영향을 받지 않는 대면적에 유리한 고품위의 특성을 갖게 한다.
Abstract translation: 根据本发明的用于制造异质衬底的方法包括以下步骤：在基底衬底的顶部上生长层间; 在层间顶部形成顶层; 在顶层的顶部生长具有低温的缓冲层; 在缓冲层的顶部上形成具有高温的III族氮化物外延层; 以及当所述层间生长所述外延层时，所述层间层与所述基底基板反应而与所述基底基板反应的部分与所述基底基板和所述层间层之间形成混合层。 根据本发明，当温度升高以在高温下生长外延层时，层间层获得灵活性，并且该部分与基底基板相互混合，从而提供最终的外延层的高质量特性 生长以不受半导体基底的晶格常数的影响，这对于大面积是有利的。
-
公开(公告)号：KR1020170133152A
公开(公告)日：2017-12-05
申请号：KR1020160064248
申请日：2016-05-25
Applicant: 전북대학교산학협력단
CPC classification number: H01L21/02502 , H01L21/0242 , H01L21/02505 , H01L21/0254 , H01L33/007
Abstract: 본발명은템플레이트에피기판및 이의제조방법에관한것으로서, 보다상세하게는크랙이발생하지않는동시에잔류응력해소를통해결정결함및 기판의휨 현상을최소화하는효과를나타내는템플레이트에피기판및 이의제조방법에관한것이다.
Abstract translation: 本发明的模板外延基板和作为其涉及一种方法，用于制备，更具体地与模板外延衬底及其制造方法，示出了晶体缺陷的减少翘曲的效果，并在同一时间在基板的裂纹不通过消除残余应力发生 它涉及。
-
公开(公告)号：KR1020160025781A
公开(公告)日：2016-03-09
申请号：KR1020140113077
申请日：2014-08-28
Applicant: 전북대학교산학협력단
IPC: H01L29/78 , H01L21/335
CPC classification number: H01L29/7848
Abstract: 본발명은반도체소자및 제조방법에관한것으로, Ge 기판및 금속전극을포함하는반도체소자에있어서, 상기금속전극과접촉되는부위의 Ge 기판에형성된 Ge-Se 혼합박막을포함하며, 상기금속전극은상기 Ge-Se 혼합박막을통하여상기 Ge 기판과접촉된다.
Abstract translation: 半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法。 包括锗（Ge）衬底和金属电极的半导体器件包括形成在Ge衬底的一部分上的Ge（硒）复合薄膜，该部分与金属电极接触。 金属电极通过Ge-Se复合薄膜与Ge衬底接触。 半导体器件可以限制Ge半导体的费米级钉扎现象。
-
公开(公告)号：KR1020140014666A
公开(公告)日：2014-02-06
申请号：KR1020120081282
申请日：2012-07-25
Applicant: 전북대학교산학협력단
Inventor： 최철종
Abstract: The present invention relates to a probe for a scanning capacitance microscope, which can be configured to stack a dielectric film having dielectric properties on a conductive probe to determine an amount of charges induced near the surface of a semiconductor by the amount of impurities included in the semiconductor under a constant applied voltage, if negative or positive charges are induced near the surface of the semiconductor according types of impurities doped to the semiconductor, when voltage is applied to the conductive probe with the dielectric film contacted with the semiconductor, to finally measure capacitance between the conductive probe and the semiconductor by a capacitance measuring sensor provided in the scanning capacitance microscope, thereby analyzing the types and amount of the impurities included in the semiconductor and two-dimensionally imaging a distribution state of the impurities. Thus, scanning capacitance microscope analysis can be enabled without a sample pretreatment process, thereby improving analysis speed and enhancing the testing power of the scanning capacitance microscope analysis without adding an attachment to an existing scanning capacitance microscope, or separately remodeling the existing scanning capacitance microscope.
Abstract translation: 本发明涉及一种用于扫描电容显微镜的探针，其可以被配置为在导电探针上堆叠具有介电特性的电介质膜，以确定在半导体表面附近产生的杂质量包括在 半导体在恒定的施加电压下，如果在与半导体接触的电介质膜上施加电压到导电探针上时，半导体的表面附近在半导体的表面附近产生负电荷或正电荷，最终测量电容 通过设置在扫描电容显微镜中的电容测量传感器在导电探针和半导体之间，分析包含在半导体中的杂质的类型和量，并对杂质的分布状态进行二维成像。 因此，无需进行样品预处理，即可实现扫描电容显微镜分析，从而提高分析速度，提高扫描电容显微镜分析的检测功能，而无需对现有的扫描电容显微镜进行附加，也可以单独重构现有的扫描电容显微镜。
-
Patent Agency Ranking
公开(公告)号：KR100992483B1
公开(公告)日：2010-11-05
申请号：KR1020090013547
申请日：2009-02-18
Applicant: 전북대학교산학협력단
IPC: H01L31/04
CPC classification number: Y02E10/50
Abstract: 본 발명은 쇼트키 접합을 이용한 태양전지 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 실리콘 기판과 금속 실리사이드 전극과의 쇼트키 접합 특성을 나타내는 후면 전극형 태양전지 및 이의 제조방법에 관한 것이다.
상기 후면 전극형 태양전지는 간단한 공정으로 인해 제작비용 절감과 동시에 입사되는 태양광의 광손실을 최소화하여 고효율 태양 전지를 구현한다.
태양전지, 쇼트키 접합-
公开(公告)号：KR1020100115928A
公开(公告)日：2010-10-29
申请号：KR1020090034588
申请日：2009-04-21
Applicant: 전북대학교산학협력단
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/0891 , H01L21/02225 , H01L21/02244 , H01L27/095 , H01L29/41725 , H01L29/42312 , H01L29/4232
Abstract: PURPOSE: The manufacturing method of the Schottky barrier transistor element It relatively facilitates, the high-end having the high action electric current density, and the device of the high quality can be manufactured. CONSTITUTION: The manufacturing method of the Schottky barrier transistor element(1) the gate insulating film layer is formed on the silicon comprising substrate. The gate electrode layer is formed on the isolation film layer front side. The gate insulating film layer and gate electrode layer are etched and the gate insulating layer and gate electrode are formed.
Abstract translation: 目的：肖特基势垒晶体管元件的制造方法相对而言，具有高动作电流密度的高端，能够制造高质量的器件。 构成：在包含硅的衬底上形成肖特基势垒晶体管元件（1）栅极绝缘膜层的制造方法。 栅电极层形成在隔离膜层正面上。 蚀刻栅极绝缘膜层和栅极电极层，形成栅极绝缘层和栅极电极。
-
-
公开(公告)号：KR101926697B1
公开(公告)日：2019-03-07
申请号：KR1020120046614
申请日：2012-05-03
Applicant: 전북대학교산학협력단
IPC: F17C11/00
-
公开(公告)号：KR1020130123478A
公开(公告)日：2013-11-13
申请号：KR1020120046614
申请日：2012-05-03
Applicant: 전북대학교산학협력단
IPC: F17C11/00
CPC classification number: Y02E60/321
Abstract: The present invention relates to a hydrogen storage device capable of preventing hydrogen from penetrating the inner wall of a hydrogen storage container and preventing hydrogen brittleness of materials for the hydrogen storage container. More particularly, a thin film with piezoelectric properties and a hydrogen adsorption layer are consecutively laminated on the inner wall of the hydrogen storage container. The hydrogen adsorption layer primarily prevents the penetration of hydrogen by adsorbing hydrogen molecules physically or chemically and, at the same time, plays a role of ionizing hydrogen into cations. Dielectric polarization is occurred by the pressure of hydrogen filled in the hydrogen storage container and, in turn, surface positive charges are voluntarily generated. In this process, the surface of the thin film with piezoelectric properties prevents hydrogen molecules ionized into cations by the hydrogen adsorption layer from spreading into the inner wall of the hydrogen storage container.
Abstract translation: 本发明涉及一种能够防止氢气渗入储氢容器的内壁并防止氢储存容器的材料的氢脆性的储氢装置。 更具体地，具有压电特性的薄膜和氢吸附层连续层压在氢存储容器的内壁上。 氢吸附层主要通过物理或化学吸附氢分子来防止氢的渗透，并且同时起到使氢离子进入阳离子的作用。 介电极化是通过填充在储氢容器中的氢气的压力发生的，从而自发地产生表面正电荷。 在该方法中，具有压电性能的薄膜表面防止氢分子被氢吸附层离子化成阳离子，从而扩散到储氢容器的内壁。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.021 seconds)
