Abstract:
A transmission apparatus of a high speed broad band modem for minimizing a quantization error is provided to minimize the quantization error by improving a calculation method of an IFFT(Inverse Fast Fourier Transform). A transmission apparatus of a high speed broad band modem for minimizing a quantization error includes a scrambler, a convolution encoder, an interleaver, a mapper and an IFFT. The IFFT has n stages, and receives a multiplied result of the output of the mapper and (n x m) squares of 2. The IFFT divides the calculation value by m squares of 2 whenever n-1 stages are passed. If a data transmission mode is a QPSK(Quadrature Phase Shift Key), the transmission apparatus multiplies the output of the IFFT by 1/square. If a data transmission mode is a DCM, the transmission apparatus performs the normalization of a power classified by sub-carriers by multiplying the output value of the IFFT by 1/square.
Abstract:
A transmission apparatus of a high speed broad band modem for minimizing a quantization error is provided to minimize the quantization error by improving a calculation method of an IFFT(Inverse Fast Fourier Transform). A transmission apparatus of a high speed broad band modem for minimizing a quantization error includes a scrambler, a convolution encoder, an interleaver, a mapper and an IFFT. The IFFT has n stages, and receives a multiplied result of the output of the mapper and (n x m) squares of 2. The IFFT divides the calculation value by m squares of 2 whenever n-1 stages are passed. If a data transmission mode is a QPSK(Quadrature Phase Shift Key), the transmission apparatus multiplies the output of the IFFT by 1/square. If a data transmission mode is a DCM, the transmission apparatus performs the normalization of a power classified by sub-carriers by multiplying the output value of the IFFT by 1/square.
Abstract:
본 발명은 입력 신호의 이득을 조절하는 가변 이득 증폭부와, 상기 가변 이득 증폭부의 출력을 디지털 신호로 변조하는 ADC와, 상기 ADC의 출력을 입력받아 동기 정보를 추출하는 심볼 동기 발생부와, 프리앰블을 분할하고 분할된 상기 프리앰블에 대해서 상기 동기 정보를 기초로 상기 ADC 출력 신호 중에서 ADC 레벨의 최대치를 갖는 샘플 수를 카운트하는 최대치 샘플 계산부와, 상기 최대치 샘플 계산부에 의해서 계산된 최대치 샘플 수를 이용하여 상기 가변 이득 증폭부의 이득 조절값을 결정하는 이득 조절 신호 결정부와, 상기 이득 조절 신호 결정부에 의해서 계산된 상기 이득 조절값을 아날로그 신호로 변환하여 상기 가변 이득 증폭부에 전달하는 제어부를 포함하는 직교 주파수 분할 다중화 방식 무선 통신 시스템의 자동 이득 조절 장치에 관한 것이다. 본 발명에 따르면, 반복적으로 일정한 시간의 프리앰블 구간과 데이터 구간을 갖는 패킷 전송 방식의 OFDM 시스템에서 많은 샘플 수를 갖는 비교적 긴 길이의 프리앰블을 이용하여 수신되는 신호를 일정한 구간으로 분할하고 분할된 구간에 대해 전력의 이득을 자동으로 조정하여 하나의 프리앰블에서 여러 차례 전력의 이득 조절이 가능하게 되어 빠른 시간 내에 ADC 입력 단에 가장 적합한 신호 전력 레벨을 유지할 수 있다. OFDM, 이득, 최대치 샘플 수, 프리앰블, 분할, 동기 정보
Abstract:
본 발명은 패킷의 페이로드 구간의 데이터를 복조한 후 다시 변조하여 코드 트래킹을 위한 디스프레딩 코드로 사용함으로써 패킷의 페이로드 구간에서도 트래킹이 가능한 정진폭 다중 부호 이진 직교 변조/복조 방법 및 장치 및 이를 이용한 코드 트래킹 방법 및 장치에 관한 것이다. 본 발명에 따른 코드 트래킹 장치는 프리앰블 구간 및 페이로드 구간을 포함하는 수신 패킷을 트래킹하는 코드 트래킹 장치에 있어서, 상기 페이로드 구간의 데이터에 대하여 CACB 복조를 수행하는 CACB 복조부; 상기 CACB 복조부에서 복조된 페이로드 구간의 데이터에 대하여 CACB 변조를 수행하는 CACB 변조부; 상기 변조된 페이로드 구간에 대한 데이터와 상기 프리앰블 구간에 대한 알려진 CAZAC 시퀀스 중 어느 하나를 선택하여 출력하는 경로 선택부; 상기 경로 선택부의 출력과 상기 수신 패킷을 입력받아 상관값을 출력하는 상관부; 및 상기 상관부의 출력을 입력받아 타이밍 오류를 검출하는 타이밍 오류 검출부를 포함한다.
Abstract:
본 발명은 수신 신호의 새츄레이션 횟수와 전력을 이용하여 안정적으로 수신 신호의 진폭 레벨을 제어할 수 있는 자동 이득 제어 장치 및 방법 및 이를 이용한 디지털 통신 시스템에 관한 것이다. 본 발명에 따른 자동 이득 제어 장치는 디지털 통신 시스템에서 수신한 수신 신호의 진폭 레벨을 제어하는 자동 이득 제어 장치에 있어서, RF 모듈을 통하여 수신된 수신 신호의 I채널 및 Q채널 신호를 각각 샘플링하여 생성된 이산 I채널 신호 및 이산 Q채널 신호를 입력받아 상기 이산 I채널 신호 및 이산 Q채널 신호가 소정의 새츄레이션 신호 레벨을 초과하는 횟수를 카운트하는 새츄레이션 카운트부; 상기 이산 I채널 신호 및 이산 Q채널 신호로부터 상기 수신된 수신 신호의 전력을 계산하는 전력 계산부; 및 상기 전력 계산부에 의해 계산된 수신 신호의 전력과 상기 초과 횟수를 멀티플라이하여 누적시키고 상기 누적된 값을 상기 RF 모듈의 이득 제어단에 입력하는 어큐물레이터부를 포함한다.
Abstract:
A method and a system for an automatic gain control and a digital communication system using the same are provided to reliably control a magnitude level of a received signal by using a saturation number of the received signal and an electric power. An automatic gain control system includes a saturation counter(400), a power calculator(500), and an accumulator(600). The saturation counter samples I and Q channel signals from a received signal which is received through an RF(Radio Frequency) module, and receives discrete I and Q channel signals which are generated by sampling the I and Q channel signals. The saturation counter calculates the number of occurrences where signal levels of the discrete I and Q channel signals exceed a predetermined saturation signal level. The power calculator calculates the electric power of the discrete I and Q channel signals. The accumulator multiplies the power of the received signal by the counted result and applies the multiplied result to a gain control terminal of the RF module.
Abstract:
A sample/symbol shared correlator and a timing recovery circuit using the same are provided to enhance timing recovery accuracy by transmitting selectively the largest correlation value to a digital symbol timing recovery circuit. A path selection unit(210) applies selectively an interpolated signal or an equalized signal. A sample/chip shared correlator(230) receives a predetermined known PN sequence and obtains a correlation value with the interpolated signal in sample units according to a signal applied from the path selection unit, or obtains the correlation value with the equalized signal in chip units according to the signal applied from the path selection unit. A PN sequence generation unit(220) inputs the predetermined known PN sequence into the sample/chip shared correlator.
Abstract:
본 발명은 정 포락선 부호화를 사용한 코드선택 코드분할 다중접속 통신 시스템에서 상관기 출력과 패리티 검사 결과를 이용한 수신 신호의 복조 방법 및 그 장치에 관한 것으로, 보다 자세하게는 잉여 블록의 정보를 활용하여 정보비트의 오류를 정정함으로써 시스템의 비트오율 성능을 개선시키는 코드선택 코드분할 다중접속에서의 복조 방법 및 그 장치에 관한 것이다. 본 발명의 정 포락선 부호화를 사용한 코드선택 코드분할 다중접속 통신 시스템에서 상관기 출력과 패리티 검사 결과를 이용한 수신 신호의 복조 방법은 정 포락선 부호화를 사용한 코드선택 코드분할 다중접속 통신 시스템의 수신 신호의 복조 방법에 있어서, 입력되는 수신 신호를 4개의 블록을 가진 코드선택 코드분할 다중접속 복조기에서 복조하는 단계; 복조된 비트열에 대해 n(n≤N, N은 정보채널수)번째 위치의 4개 비트들의 패리티 검사를 수행하는 단계 및 상기 패리티 검사 결과를 이용하여 출력 신호를 결정하는 단계로 이루어짐에 기술적 특징이 있다. 따라서, 본 발명의 정 포락선 부호화를 사용한 코드선택 코드분할 다중접속 통신 시스템에서 상관기 출력과 패리티 검사 결과를 이용한 수신 신호의 복호화 방법 및 그 장치는 수신기에서 송신기의 신호를 일정 펄스폭으로 만들고 기존의 수신기에서는 사용하지 않는 잉여 블록의 정보를 활용하여 정보비트의 오류를 정정함으로써 시스템의 비트오율 성능을 개선할 수 있으며, 주어진 품질을 얻기 위하여 필요한 송신 에너지를 감소시킬 수 있어 에너지 효율이 향상되는 효과가 있다. 또한 코드선택 코드분할 다중접속에서 포함하고 있는 레벨 클리핑 과정을 제거할 수 있어서 채널간 직교성의 손상 문제가 없고 전력 증폭기의 선형성이 요구되지 않는 효과가 있다. 코드선택 코드분할 다중접속, 직교코드, 오류정정
Abstract:
본 고안은 자동 이득 제어부로부터 출력되는 이득 조절 입력 전압에 따라 저잡음 증폭기 및 가변 이득 증폭기의 이득을 예측하고, 증폭된 수신 신호의 전력으로부터 상기 예측된 이득을 차감하여, 수신 신호의 전력 레벨을 추정함으로써 디지털 수신기에서 가변이득증폭기를 사용한 경우에도 수신 신호전력 레벨을 비교적 정확히 추정해 낼 수 있는 디지털 통신 시스템의 수신 신호 전력 레벨 추정 장치에 관한 것이다. 본 고안에 따른 수신 신호 전력 레벨 추정 장치는 저잡음 증폭기 및 가변 이득 증폭기에 의해 증폭된 수신 신호를 입력받아 증폭된 수신 신호의 전력 레벨을 측정하는 수신 신호 전력 측정부; 상기 저잡음 증폭기 및 가변 이득 증폭기에 의해 증폭된 수신 신호를 입력받아 상기 저잡음 증폭기 및 가변 이득 증폭기의 이득을 조절하는 이득 조절 입력 전압을 출력하고 상기 이득 조절 입력 전압을 상기 저잡음 증폭기 및 가변 이득 증폭기로 입력하는 자동 이득 제어부; 및 상기 증폭된 수신 신호의 전력 레벨로부터 상기 이득 조절 입력 전압에 의해 결정되는 상기 가변 이득 증폭기의 이득 및 상기 저잡음 증폭기의 이득을 차감하여 얻어진 상기 수신 신호의 추정된 전력 레벨을 출력하는 수신 신호 전력 레벨 추정부를 포함하는 것을 특징으로 한다.
Abstract:
본 발명은 입력되는 k(k는 4이상의 소수가 아닌 자연수) 비트의 데이터를 r(r은 2 이상의 자연수)비트로 된 L(L은 2 이상의 자연수이며, k=L·r임)개의 데이터로 분할하는 비트 분할부와, 상기 비트 분할부에서 출력되는 r 비트를 입력받아 블록 직교(orthogonal) 확장 트랜스오소고날(transorthogonal) 변조를 위한 코드워드를 출력하는 L개의 파형 부호화기와, 상기 L개의 파형 부호화기의 출력 신호인 코드워드를 더하는 합산기와, 상기 합산기의 출력 신호와 반송파를 혼합하는 대역통과 변조부를 포함하는 블록 직교 확장 트랜스오소고날 코드를 사용한 다중코드 전송에 기초한 디지털 전송 장치에 관한 것이다. 본 발명에 따르면, 기본 트랜스오소고날 코드 집합을 블록별 직교성이 성립하도록 순차적으로 확장시키고 블록 직교 확장된 코드 집합을 부집합으로 분할하여 각 부집합에서 선택된 코드들을 동시에 전송하도록 함으로써 파형부호화기를 사용한 디지털 변조의 잡음에 강인한 특성을 유지하면서도 단일 코드의 직교 변조에 비해 대역폭 효율이 상당히 개선된다. 파형부호화, 직교코드, 왈시 코드, 트랜스오소고날 코드, 하다마드 행렬