-
公开(公告)号：KR1019970059741A
公开(公告)日：1997-08-12
申请号：KR1019960000316
申请日：1996-01-09
Applicant: 조동일
Inventor： 조동일
IPC: G01P15/00
Abstract: 본 발명은 고정밀 실리콘 가속도 측정 장치 및 그 방법에 관한 것으로서 특히, 제1실리콘 웨이퍼에 평면적으로 형성된 인덕터와 제1실리콘 웨이퍼와 제2실리콘웨이퍼사이에 형성된 커패시터로 구성된 공전회로의 공진주파수를 측정함으로써 가속도를 센싱함에 의하여 디지탈출력을 얻으므로 해상도를 높일 수 있을 뿐만 아니라, 차등 감지 원리를 도입하여 주변 온도, 잡음 및 기생소자의 영향을 줄일 수 있는 장점이 있는 LC공진회로를 이용한 고정밀 실리콘 가속도 측정장치 및 방법에 관한 것이다.
-
公开(公告)号：KR100414570B1
公开(公告)日：2004-01-07
申请号：KR1020000037659
申请日：2000-07-03
Applicant: 조동일
IPC: B81C1/00
CPC classification number: B81C1/0019 , B81C2201/0178 , H01L21/764
Abstract: An isolation method for a single crystalline silicon microstructure using a triple layer structure is disclosed. The method includes forming the triple layer composed of an insulation layer formed over an exposed surface of the silicon microstructure, a conductive layer formed over the entire insulation layer, and a metal layer formed over a top portion of the microstructure; and partially etching the conductive layer to form electrical isolation between parts of the microstructure. The method does not require a separate photolithography process for isolation, and can be effectively applied to microstructures having high aspect ratios and narrow trenches. Also disclosed are single crystalline silicon microstructures having a triple layer isolation structure formed using the disclosed method.
Abstract translation: 公开了一种使用三层结构的单晶硅微结构的隔离方法。 该方法包括：形成由在硅微结构的暴露表面上形成的绝缘层，在整个绝缘层上形成的导电层以及在微结构的顶部上形成的金属层构成的三层; 并且部分地蚀刻导电层以在微结构的部分之间形成电隔离。 该方法不需要单独的光刻工艺进行隔离，并且可以有效地应用于具有高纵横比和窄沟槽的微结构。 还公开了具有使用所公开的方法形成的三层隔离结构的单晶硅微结构。
-
公开(公告)号：KR100373739B1
公开(公告)日：2003-02-26
申请号：KR1020010024607
申请日：2001-05-07
Applicant: 조동일
IPC: H01L21/027
CPC classification number: B81C1/00396 , B81B2203/0136 , B81C1/00595 , B81C2201/053
Abstract: The present invention, by improving the silicon surface/bulk micromachining technology using two steps of silicon etch mask patterning and four steps of silicon etching, fabricates a structure which has vertically offset electrodes and consequently fabricates an electrostatic vertical and torsional actuator using one single-crystalline silicon wafer. According to the method of the present invention, the problems of the prior art that used a number of silicon wafers and single/double SOI wafers, or combining of these wafers with additional deposited poly-crystalline silicon films, may be resolved.
Abstract translation: 本发明通过使用两个步骤的硅蚀刻掩模图案化和四个步骤的硅蚀刻改进硅表面/体微机械加工技术来制造具有垂直偏移电极并因此制造静电垂直和扭转致动器的结构，其中使用一个单晶 硅晶片。 根据本发明的方法，可以解决使用多个硅晶片和单/双SOI晶片或将这些晶片与附加沉积的多晶硅膜组合的现有技术的问题。
-
公开(公告)号：KR1020020079040A
公开(公告)日：2002-10-19
申请号：KR1020010019656
申请日：2001-04-12
Applicant: 조동일
IPC: H01L29/02
Abstract: PURPOSE: An insulation method for single crystal silicon microelectromechanical system(MEMS) using selective silicon on chip structure is provided to reduce the quantity of a buried insulation layer and control the depth and thickness of the layer as compared with that using SOI wafer. CONSTITUTION: An etching hole is patterned on the electrode formed on a silicon substrate, and then the depth of buried insulation layer is defined by Reactive Ion Etching(RIE). According to standard SBM process, a protection layer is deposited along the sidewall within a hole and the bottom line of the electrode is etched horizontally. The protection layer and etching mask are removed and insulation material is filled up in the gap between the floating electrode and the substrate. By performing another SBM process, the electrode of final product is supported by the buried insulation layer and by which, electrically insulated structure from the substrate is formed.
Abstract translation: 目的：提供使用选择性硅片结构的单晶硅微机电系统（MEMS）的绝缘方法，以减少埋层绝缘层的数量，并与使用SOI晶片相比，控制层的深度和厚度。 构成：在硅衬底上形成的电极上刻蚀蚀刻孔，然后通过反应离子蚀刻（RIE）定义掩埋绝缘层的深度。 根据标准SBM工艺，在孔内沿着侧壁沉积保护层，并且电极的底线被水平蚀刻。 去除保护层和蚀刻掩模，并且在浮动电极和衬底之间的间隙中填充绝缘材料。 通过进行另一个SBM工艺，最终产品的电极由掩埋绝缘层支撑，由此形成与基板的电绝缘结构。
-
公开(公告)号：KR100348177B1
公开(公告)日：2002-08-09
申请号：KR1020000001550
申请日：2000-01-13
Applicant: 조동일
IPC: H01L21/76
Abstract: 본 발명에 의한 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치 절연막을 이용한 절연 방법에 의하면, 깊은 트렌치를 채우는 절연막이, 단결정 실리콘 기판에 박힌 상태에서 전극의 중앙을 관통하여 전극을 지지하게 되어, 결과적으로 전극의 측면에는 절연막이 형성되지 않고, 실리콘 기판으로부터 이격된 'island' 형태의 전극을 형성할 수 있다. 따라서, 전극의 대부분이 공기에 의하여 절연되고, 다양한 구조로 형성될 수 있어서, 각속도계와 같이 전극의 배치가 복잡한 구조물을 제작하는데 유용하다. 또한, 구조물과 전극이 단일 공정으로 부유되고, 단일의 부유 공정에 의하여 형성된 구조물과 전극 표면에 금속막을 증착시키므로 금속막 증착을 위한 별도의 사진/식각 공정이 불필요한 장점이 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019990069895A
公开(公告)日：1999-09-06
申请号：KR1019980004423
申请日：1998-02-13
Applicant: 조동일
Inventor： 조동일
Abstract: 본 발명은 수평 운동 미세기계시스템의 공기저항 감소를 위한 구조층 및 그 제조공정에 관한 것이다. 본 발명은 실리콘 가속도계와 같이 수평 운동을 하는 미세기계시스템에서, 수평 운동 방향으로 형성된 포켓 모양의 요홈에 의하여, 시스템의 수평운동시 공기 저항을 감소시키는 구조층과 그 제조 공정을 제공한다. 본 발명에 의하여 공기 저항이 감소된 가속도계는 종래에 비하여 고진공 팩킹 요구 조건을 완화할 수 있고, Q-계수 향상으로 응답 속도를 향상시킬 수 있을 뿐만 아니라, 본 발명에서 제시하는 제조 공정은 반도체 소자 제조 기술로 구현할 수 있는 것이다.
-
公开(公告)号：KR100195437B1
公开(公告)日：1999-06-15
申请号：KR1019960000316
申请日：1996-01-09
Applicant: 조동일
Inventor： 조동일
IPC: G01P15/00
Abstract: 본 발명은 본 발명은 고정밀 실리콘 가속도 측정 장치 및 그 방법에 관한 것으로서 특히, 제1 실리콘 웨이퍼에 평면적으로 형성된 인덕터와 제1 실리콘 웨이퍼와 제2 실리콘 웨이퍼 사이에 형성된 커패시터로 구성된 공진회로 공진 주파수를 측정함으로써 가속도를 센싱함에 의하여 디지털 출력을 얻으므로 해상도를 높일 수 있을 뿐만 아니라, 차등 감지 원리를 도입하여 주변 온도, 잡음 및 기생 소자의 영향을 줄일 수 있는 것은 장점이 있는 LC 공진회로를 이용한 고정밀 실리콘 가속도 측정장치 및 방법에 관한 것이다.
-
公开(公告)号：KR100190547B1
公开(公告)日：1999-06-01
申请号：KR1019960000315
申请日：1996-01-09
Applicant: 조동일
Inventor： 조동일
IPC: H01L21/306
Abstract: 본 발명은 압전 소자를 이용한(110) 실리콘 가속도 측정 장치의 가속도 센싱부의 설계 및 제조 방법에 관한 것으로서 특히, 압전성 물질이 코팅되는 센싱 부분과 센싱 부분의 지지대 역할을 하는 실리콘 웨이퍼 서브스트레이트를 별도로 제작한 후 접합하여 다이싱하므로, 센싱부의 설계시 압전성 측정을 위한 두개의 전극을 구성하기가 용이할 뿐만 아니라 적절한 설계에 의하여 두개의 전극을 완전하게 분리시킬 수 있을 뿐만 아니라, 상기 압전성 물질이 형성되는 센싱 부분의 제조시 에치-쓰루 기법을 도입함으로써 공정을 간편하게 할 수 있고 양산을 용이하게 하는 장점이 있다.
-
公开(公告)号：KR1019970060414A
公开(公告)日：1997-08-12
申请号：KR1019960000315
申请日：1996-01-09
Applicant: 조동일
Inventor： 조동일
IPC: H01L21/306
Abstract: 본 발명은 압전 소자를 이용한 (110) 실리콘 가속도 측정 장치의 가속도 센싱부의 설계 및 제조 방법에 관한 것으로서, 특히, 압전성 물질이 코딩되는 센싱 부분과 센싱 부분의 지지대 역할을 하는 실리콘 웨이퍼 서브스트레이트를 별도로 제작한 후 접합하여 다이싱하므로, 센싱부의 설계시 압전성 측정을 위한 두개의 전극을 구성하기가 용이할 뿐만 아니라 적절한 설계에 의하여 두개의 전극을 완전하게 분리시킬 수 있을 뿐만 아니라, 상기 압전성 물질이 형성되는 센싱 부분의 제조시 에치-쓰루 기법을 도입함으로써 공정을 간편하게 할 수 있고 양산을 용이하게 하는 장점이 있다.
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.023 seconds)
