-
公开(公告)号：KR100392370B1
公开(公告)日：2003-08-19
申请号：KR1020000083168
申请日：2000-12-27
Applicant: 한국전자통신연구원
IPC: G06F11/00
Abstract: PURPOSE: An inverse calculation system is provided to calculate an inverse of an arbitrary element by every one frequency of an externally transmitted clock in a Galois field used in an error correction system or an encryption system. CONSTITUTION: The system comprises an 8th power operator(201), multipliers(202, 209, 210, 213) registers(203, 204, 211, 212), a 128th power operator(205), a 2nd power operator(206), a 4th power operator(207) and an 8th power operator(208). The 8th power operator(201) raises an externally input primitive element to the power 8. The multiplier(202) multiplies the externally input primitive element by the number raised to the power 8. The register(203) stores the externally input primitive element. The register(204) stores a result operated by the multiplier(202). The 128th power operator(205) raises the number, stored at the register(203), to the power 128. The power operators(206, 207, 208) raise the number, stored at the register(204), to the power 2, 4, 8, respectively. The multiplier(209) multiplies the number, output by the power operator(205), by the number, output by the power operator(206). The multiplier(210) multiplies the number, output by the power operator(207), by the number, output by the power operator(208). The registers(211, 212) store the numbers output by the multipliers(209, 210), respectively. The multiplier(213) multiplies the number of the register(211) by the number of the register(212).
Abstract translation: 目的：提供反向计算系统，用于在错误校正系统或加密系统中使用的伽罗瓦域中，通过外部发送时钟的每一个频率来计算任意元素的倒数。 该系统包括第8个功率算子（201），乘法器（202,209,210,213），寄存器（203,204,211,212），第128个功率算子（205），第2个功率算子（206） 第四电力运营商（207）和第八电力运营商（208）。 第八功率算子（201）将外部输入的原始元素提升为功率8.乘法器（202）将外部输入的原始元素与提高到功率8的数相乘。寄存器（203）存储外部输入的原始元素。 寄存器（204）存储由乘法器（202）操作的结果。 第128个电力运营商（205）将存储在寄存器（203）处的号码提高到电力128.电力运营商（206,207,208）将存储在寄存器（204）处的号码提高到电力2 ，4，8。 乘法器（209）将功率运算器（205）输出的数量乘以功率运算器（206）输出的数量。 乘法器（210）将功率运算器（207）输出的数量乘以功率运算器（208）输出的数量。 寄存器（211,212）分别存储由乘法器（209,210）输出的数字。 乘法器（213）将寄存器（211）的号码乘以寄存器（212）的号码。
-
公开(公告)号：KR100747487B1
公开(公告)日：2007-08-08
申请号：KR1020050042911
申请日：2005-05-23
Applicant: 한국전자통신연구원
Abstract: 본 발명은 디지털 멀티미디어 방송(DMB)용 리드-솔로몬 디코더(Reed-Solomon decoder)에 있어서, 특히 단일의 유클리드 알고리즘 연산 셀을 사용하여, 계산 회로의 규모를 줄이고 유클리드 연산셀의 회로 구성을 단순화 함으로써 저전력 동작에 효율적인 리드-솔로몬 복호 장치 및 수정된 유클리드 알고리즘 연산회로를 제공함에 있다.
본 발명에 따른 수정된 유클리드 알고리즘 연산회로에 의한 방법은 R(x)와 Q(x)의 차수값을 각각 변수로 두어 다항식으로부터 직접 계산하지 않고 조건에 따라 계산이 되게 하여, 수정된 유클리드 알고리즘 멈춤 조건이 사라지는 대신 2*t번 루프를 반복하도록 하여 제어가 쉽도록 한다.
디지털 멀티미디어 방송(DMB), 리드-솔로몬 복호 장치(Reed-Solomon decoder), 신드롬 계산 회로, 유클리드 알고리즘 계산 셀, 오류 위치 및 오류 값-
公开(公告)号：KR1020060065452A
公开(公告)日：2006-06-14
申请号：KR1020050042911
申请日：2005-05-23
Applicant: 한국전자통신연구원
CPC classification number: H03M13/1515 , G06F17/156 , H03M13/1535 , H03M13/6522
Abstract: 본 발명은 디지털 멀티미디어 방송(DMB)용 리드-솔로몬 디코더(Reed-Solomon decoder)에 있어서, 특히 단일의 유클리드 알고리즘 연산 셀을 사용하여, 계산 회로의 규모를 줄이고 유클리드 연산셀의 회로 구성을 단순화 함으로써 저전력 동작에 효율적인 리드-솔로몬 복호 장치 및 수정된 유클리드 알고리즘 연산회로를 제공함에 있다.
본 발명에 따른 수정된 유클리드 알고리즘 연산회로에 의한 방법은 R(x)와 Q(x)의 차수값을 각각 변수로 두어 다항식으로부터 직접 계산하지 않고 조건에 따라 계산이 되게 하여, 수정된 유클리드 알고리즘 멈춤 조건이 사라지는 대신 2*t번 루프를 반복하도록 하여 제어가 쉽도록 한다.
디지털 멀티미디어 방송(DMB), 리드-솔로몬 복호 장치(Reed-Solomon decoder), 신드롬 계산 회로, 유클리드 알고리즘 계산 셀, 오류 위치 및 오류 값-
公开(公告)号：KR1020060065451A
公开(公告)日：2006-06-14
申请号：KR1020050042909
申请日：2005-05-23
Applicant: 한국전자통신연구원
Abstract: 본 발명은 디지털 자동 이득 제어장치에 관한 것으로, AGC 입력신호 I,Q에 이득조절부로부터 출력된 이득값을 곱하여 충분한 비트 레졸루션을 갖도록 AGC 출력신호 I,Q를 출력하기 위한 이득계산부와, 상기 이득계산부로 출력된 AGC 출력신호 I,Q에 대한 신호전력을 추출하기 위한 전력추출부와, 상기 전력추출부로부터 추출된 신호전력을 제공받아 미리 설정된 패킷 단위의 일정구간 동안의 평균전력레벨을 추출하기 위한 평균전력추출부와, 상기 평균전력추출부로부터 추출된 평균전력레벨을 제공받아 로그값으로 변환하기 위한 로그연산부와, 상기 로그연산부로부터 변환된 로그값과 미리 설정된 임계값을 비교하여 그 차이값을 출력하기 위한 비교부와, 상기 비교부로부터 출력된 차이값에 따라 이득을 조절하여 상기 이득계산부로 상기 조절된 이득값을 출력하기 위한 이득조절부를 포함함으로써, 패킷 또는 심볼 단위의 일정구간별 균일한 신호전력레벨을 유지할 수 있는 효과가 있다.
디지털 자동 이득 제어장치, 심볼, 패킷, 이득계산부, 전력추출부, 평균전력추출부, 이득조절부-
公开(公告)号：KR1020150089577A
公开(公告)日：2015-08-05
申请号：KR1020140010353
申请日：2014-01-28
Applicant: 한국전자통신연구원
CPC classification number: G06F9/45516 , G06F9/30174 , G06F9/45529
Abstract: 본발명은웹 플랫폼에서자바스크립트의수행성능을향상시키기위한자바스크립트엔진가속장치및 방법에관한것이다. 이를위한본 발명의자바스크립트엔진가속장치는사용자로부터입력된자바스크립트소스를기계어로컴파일링하는자바스크립트엔진에서, 자바스크립트소스를근거로 CPU 코어부를통해생성된바이트코드에대해하드웨어가속이가능한지판단하는판단부; 판단부에서하드웨어가속이가능하다고판단되면, 저장부에저장된기계어들중 바이트코드에대응하는대응기계어가저장된주소를탐색하는주소정보생성부; 및대응기계어를캐시메모리로로딩하는기계어관리부를포함하고, 자바스크립트엔진과상호작용하며, 저장부에저장된기계어들은자바스크립트엔진에서자바스크립트함수중 기설정된횟수이상으로사용된함수들을적시컴파일링함으로써기존에생성된언어인것을특징으로한다.
Abstract translation: 本发明涉及一种用于加速JavaScript引擎以提高Web平台的JavaScript性能的装置和方法。 根据本发明的用于加速JavaScript引擎的装置包括：确定单元，确定是否可以基于JavaScript引擎中的JavaScript源加速用于经由CPU核心单元产生的字节码的硬件，该JavaScript源编译输入的JavaScript源 由用户进入机器代码; 地址信息生成单元，其在确定单元中确定硬件的加速度时，搜索存储在存储单元中的机器码之间的与字节码相对应的机器码的地址; 以及将相应的机器代码加载到高速缓冲存储器的机器代码管理单元，其中与JavaScript引擎交互时存储在存储单元中的机器代码通常是通过在JavaScript函数中及时编译使用预定次数或更多的JavaScript函数的代码来生成的代码 JavaScript引擎。
-
Patent Agency Ranking
公开(公告)号：KR1020120071638A
公开(公告)日：2012-07-03
申请号：KR1020100133261
申请日：2010-12-23
Applicant: 한국전자통신연구원
CPC classification number: H04W72/08 , H04L5/0007 , H04L5/0032
Abstract: PURPOSE: A physical resource allocation apparatus is provided to rapidly allocate physical resource blocks corresponding to virtual resource blocks by referring to a correspondence between the virtual resource block and the physical resource block. CONSTITUTION: A storage unit(130) stores a correspondence between physical resource blocks and virtual resource blocks according to external variables and internal variables An internal variable calculation unit(110) receives the external variables for allocating physical resource blocks. The internal variable calculation unit calculates internal variables determined by the external variables. A search unit(120) allocates physical resources corresponding to the virtual resource blocks by referring to the storage unit and by using the transmitted external variables.
Abstract translation: 目的：提供物理资源分配装置，通过参考虚拟资源块和物理资源块之间的对应关系快速分配与虚拟资源块相对应的物理资源块。 构成：存储单元（130）根据外部变量和内部变量存储物理资源块和虚拟资源块之间的对应关系内部变量计算单元（110）接收用于分配物理资源块的外部变量。 内部变量计算单元计算由外部变量确定的内部变量。 搜索单元（120）通过参考存储单元并通过使用发送的外部变量来分配与虚拟资源块相对应的物理资源。
-
公开(公告)号：KR101127968B1
公开(公告)日：2012-04-12
申请号：KR1020090063461
申请日：2009-07-13
Applicant: 한국전자통신연구원
IPC: H04N7/015
Abstract: PURPOSE: An apparatus for compensating a channel distortion compensating device embodying the efficient performance as the hardware design cost is provided to implement efficient performance at small hardware design cost when the channel distortion estimation and correction are performed. CONSTITUTION: A channel distortion estimator(510) presumes OFDM(Orthogonal Frequency Division Multiplexing) in the received signal. A channel distortion compensator(520) revises the distortion. A decider(530) decides the symbol outputted from the channel distortion correcting unit. A base layer extractor(540) extracts the base layer signal. An enhancement layer extractor extracts the enhancement layer signal.
-
公开(公告)号：KR1020100065042A
公开(公告)日：2010-06-15
申请号：KR1020090035119
申请日：2009-04-22
IPC: C07C235/84 , C08J3/28 , C08F20/32
Abstract: PURPOSE: A polymerization initiator and a surface modification method of a cyclic olefin copolymer are provided to modify the surface of the cyclic olefin copolymer by forming a polymer thin film on the surface of the cyclic olefin copolymer. CONSTITUTION: A polymerization initiator includes a structure marked with chemical formula 1. In the chemical formula 1, X is H or F, and n is an integer of 1~6. A surface modification method of a cyclic olefin copolymer using the polymerization initiator comprises the following steps: oxygen plasma treating a cyclic olefin copolymer substrate; spraying the polymerization initiator on the surface of the cyclic olefin copolymer substrate; irradiating ultraviolet rays on the cyclic olefin copolymer substrate; and polymerizing polymers on the cyclic olefin copolymer substrate.
Abstract translation: 目的：提供环烯烃共聚物的聚合引发剂和表面改性方法，通过在环烯烃共聚物的表面上形成聚合物薄膜来改性环烯烃共聚物的表面。 构成：聚合引发剂包括具有化学式1的结构。在化学式1中，X为H或F，n为1〜6的整数。 使用聚合引发剂的环状烯烃共聚物的表面改性方法包括以下步骤：环氧烯烃共聚物基材的氧等离子体处理; 在环烯烃共聚物基材的表面上喷涂聚合引发剂; 在环烯烃共聚物基材上照射紫外线; 并在环烯烃共聚物基材上聚合聚合物。
-
公开(公告)号：KR1020090022209A
公开(公告)日：2009-03-04
申请号：KR1020070087345
申请日：2007-08-30
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: A system-on-chip having IEEE 1500 wrapper and an internal delay test method thereof are provided to reduce the number of test pins by using a TAP controller. An IEEE 1500 wrapped core(230) comprises a core(2390) having a scan-chain(2391). The IEEE 1500 wrapper(2310~2380) provides an interface between a TAP controller and the core. A wrapper instruction register(2310) determines the action mode corresponding to the wrapper control signal(WSC) set. A wrapper bypass register(2320) is selectively operated by the wrapper instruction register. A WSC-WBC decoder(2330) converts the wrapper control signal into the test control signal for performing the test operation according to the invention. A multiplexer controller(2340) produces control signals controlling input-output wrapper border cells. A boundary test clock generator(2350) produces the input-output clock of wrapper border cells. A scan test clock generator(2360) produces the core scan-chain test clock(STCLK).
Abstract translation: 提供具有IEEE1500封装和其内部延迟测试方法的片上系统，以通过使用TAP控制器来减少测试引脚的数量。 IEEE 1500包裹的核心（230）包括具有扫描链（2391）的核心（2390）。 IEEE 1500封装（2310〜2380）提供TAP控制器和核心之间的接口。 包装器指令寄存器（2310）确定对应于包装器控制信号（WSC）集合的动作模式。 包装旁路寄存器（2320）由包装指令寄存器选择性地操作。 WSC-WBC解码器（2330）将包装器控制信号转换成用于执行根据本发明的测试操作的测试控制信号。 多路复用器控制器（2340）产生控制输入 - 输出包装边界单元的控制信号。 边界测试时钟发生器（2350）产生封装边界单元的输入 - 输出时钟。 扫描测试时钟发生器（2360）产生核心扫描链测试时钟（STCLK）。
-
公开(公告)号：KR100848141B1
公开(公告)日：2008-07-23
申请号：KR1020070035238
申请日：2007-04-10
Applicant: 한국전자통신연구원
IPC: H04N21/43
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 이동 멀티미디어 방송 시스템에서의 제한 수신 내부 메시지 추출 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 서브채널 데이터에서 추출한 서브채널 프리픽스 길이 정보 및 제한 수신 내부 메시지의 시작 위치 정보를 이용하여 서브채널 데이터에서 제한 수신 내부 메시지(자격제어메시지(ECM)/자격관리메시지(EMM))를 추출함으로써, 이동 멀티미디어 방송 프레임의 FIC(Fast Information Channel)를 참조하지 않고 효율적으로 제한 수신 내부 메시지를 추출하기 위한, 이동 멀티미디어 방송 시스템에서의 제한 수신 내부 메시지 추출 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 제한 수신 내부 메시지 추출 장치에 있어서, 이동 멀티미디어 방송 신호에서 제한 수신으로 설정된 서브채널 데이터를 추출하기 위한 서브채널 데이터 추출수단; 상기 서브채널 데이터의 서브채널 프리픽스 길이 정보 필드에서 서브채널 프리픽스 길이 정보를 추출하고, 상기 서브채널 데이터에서 제한 수신 내부 메시지의 시작 위치 정보를 추출하기 위한 서브채널 프리픽스 헤더 분석수단; 및 상기 서브채널 데이터에서 상기 제한 수신 내부 메시지의 시작 위치부터 상기 서브채널 프리픽스 길이 만큼을 제한 수신 내부 메시지로 추출하기 위한 서브채널 프리픽스 데이터 처리수단을 포함함.
4. 발명의 중요한 용도
본 발명은 이동 멀티미디어 방송 시스템 등에 이용됨.
이동 멀티미디어 방송, 수신 제한 내부 메시지, 자격제어 메시지(ECM), 자격관리 메시지(EMM), 서브채널 프리픽스 길이 정보, 시작 위치 정보
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.023 seconds)
