하드웨어 가속 장치 및 그것의 동작 방법
    1.
    发明公开
    하드웨어 가속 장치 및 그것의 동작 방법 审中-实审
    硬件加速器及其工作原理

    公开(公告)号:KR1020170114618A

    公开(公告)日:2017-10-16

    申请号:KR1020160041868

    申请日:2016-04-05

    Inventor: 김진규

    CPC classification number: G06F9/3879 G06F9/30003 G06F9/4488

    Abstract: 본발명의일 실시예에따른하드웨어가속장치의동작방법은웹 어플리케이션으로부터자바스크립트영역의입력신호를수신하는단계, 인터페이싱동작을통해입력신호를네이티브영역으로전달하는단계, 입력신호를기반으로네이티브영역의머신코드를생성하고, 생성된머신코드를출력하는단계, 머신코드를기반으로하드웨어가속모듈을재구성하는단계및 재구성된하드웨어가속모듈을기반으로입력데이터를처리하고, 처리된입력데이터를출력하는단계를포함한다.

    Abstract translation: 根据本发明实施例的操作硬件加速器的方法包括:从web应用接收JavaScript区域的输入信号;通过接口操作向本地区域发送输入信号; 生成机器代码的机器代码,输出生成的机器代码,基于机器代码重建硬件加速模块,基于重建的硬件加速模块处理输入数据,并输出处理后的输入数据 等等。

    전병렬 고속 푸리에 변환기
    2.
    发明公开
    전병렬 고속 푸리에 변환기 审中-实审
    Byeongryeol快速傅立叶变换器

    公开(公告)号:KR1020170061054A

    公开(公告)日:2017-06-02

    申请号:KR1020160062994

    申请日:2016-05-23

    Inventor: 김진규

    Abstract: 본발명의실시예에따른 N-포인트(N은자연수)의전병렬고속푸리에변환기는, N 개의입력복소수샘플들의순서를재정렬하는비트반전정렬블록, 상기재정렬된복소수샘플들을복수의그룹단위로 16-포인트고속푸리에변환을수행하는복수의제 1 프로세서들, 상기복수의제 1 프로세서들의출력에트위들펙터를곱하는트위들펙터곱셈기, 상기트위들펙터곱셈기의출력을상기복수의그룹단위로재정렬하는제 1 그룹재정렬블록, 상기제 1 그룹재정렬블록에의해서그룹화된복소수샘플들을상기복수의그룹단위로 16-포인트고속푸리에변환을수행하는복수의제 2 프로세서들, 그리고상기제 1 그룹재정렬블록과동일한배열기준에따라상기복수의제 2 프로세서들의출력을재정렬하여출력하는제 2 그룹재정렬블록을포함한다.

    Abstract translation: 根据本发明(N隐士训练)协议并行快速傅里叶变换器的一个实施例的N-点时,16位反转对准块,重新排序的重新排序的N个输入的序列的复数样本采样多个的组单元的复杂 用于执行点快速傅里叶变换的多个第一处理器,所述用于旋转因子相乘以所述第一多个处理器的输出旋转因子乘法器,重新排序的旋转因子乘法器的输出中的多个组 1组重排的块,其中第一个复杂的样品是由基重排序块的多个所述第二处理器来执行16点快速傅里叶分组变换到所述多个组为单位,和相同的布置作为第一组重新排序块的 以及第二组重新安排块,用于根据参考重新排列所述多个第二处理器的输出。

    자바스크립트 언어를 이용한 하드웨어 변환 장치 및 방법
    3.
    发明公开
    자바스크립트 언어를 이용한 하드웨어 변환 장치 및 방법 审中-实审
    使用JAVASCRIPT语言转换硬件的设备及使用其的方法

    公开(公告)号:KR1020160131495A

    公开(公告)日:2016-11-16

    申请号:KR1020150063981

    申请日:2015-05-07

    Abstract: 자바스크립트언어를이용한하드웨어변환장치및 방법이개시된다. 본발명의일실시예에따른자바스크립트언어를이용한하드웨어변환장치는자바스크립트(Java Script) 언어를이용하여기설치된하드웨어를논리적으로재구성하여고속회로로변환하는변환부; 상기고속회로내부의논리회로들각각을자바스크립트의객체들로설정하고, 상기객체들에기반하여웹 어플리케이션내부의작업을처리하는처리부; 및상기작업이끝나고다른작업이수행되는경우, 상기기설치된하드웨어를상기다른작업에상응하는하드웨어로재변환하는재변환부를포함한다.

    무선 통신에서 송신장치의 동작 방법
    4.
    发明公开
    무선 통신에서 송신장치의 동작 방법 无效
    无线通信中发射机的操作方法

    公开(公告)号:KR1020130104837A

    公开(公告)日:2013-09-25

    申请号:KR1020120026724

    申请日:2012-03-15

    Inventor: 김진규 구본태

    CPC classification number: H04L27/2626 H04L27/364

    Abstract: PURPOSE: A method for operating a transmitting device in a wireless communication is provided to reduce an I/Q imbalance processing load in a transmitter by preventing the I/Q imbalance of the transmitter. CONSTITUTION: First and second sinusoidal signals are generated (S210). The gain difference and the phase difference of the first and second sinusoidal signals are detected (S220). The I/Q imbalance of a transmitter is compensated based on the detected gain and phase differences (S230). Signals with the compensated I/Q imbalance are modulated and are transmitted to another wireless terminal (S240). The first and second sinusoidal signals are carrier signals in an in-phase axis and a quadrature phase axis. [Reference numerals] (AA) Start; (BB) End; (S210) Generate sinusoidal signals; (S220) Detect the gain difference and the phase difference among the sinusoidal signals; (S230) Compensate for I/Q imbalances based on the gain difference and the phase difference; (S240) Modulate Signals with the compensated I/Q imbalances and transmit them to another wireless terminal

    Abstract translation: 目的:提供一种在无线通信中操作发送设备的方法,以通过防止发射机的I / Q不平衡来减少发射机中的I / Q不平衡处理负载。 构成:产生第一和第二正弦信号(S210)。 检测第一和第二正弦信号的增益差和相位差(S220)。 基于检测到的增益和相位差来补偿发射机的I / Q不平衡(S230)。 具有补偿的I​​ / Q不平衡的信号被调制并被发送到另一个无线终端(S240)。 第一和第二正弦信号是同相轴和正交相位轴的载波信号。 (附图标记)(AA)开始; (BB)结束; (S210)产生正弦信号; (S220)检测正弦信号之间的增益差和相位差; (S230)基于增益差和相位差补偿I / Q不平衡; (S240)用补偿的I / Q不平衡调制信号,并将其发送到另一个无线终端

    고속 퓨리에 변환기
    5.
    发明公开
    고속 퓨리에 변환기 无效
    快速FOURIER变换

    公开(公告)号:KR1020120072226A

    公开(公告)日:2012-07-03

    申请号:KR1020100134061

    申请日:2010-12-23

    CPC classification number: G06F17/142

    Abstract: PURPOSE: An FFT(Fast Fourier Transform) apparatus is provided to reduce power consumption and circuit size and to minimize the number of complex number multipliers by optimizing the number of multipliers. CONSTITUTION: An radix-2 butterfly operating unit(11) performs butterfly operation about input data. A buffer unit(12) buffers output data of an operation unit. A multiplexing unit(13) selectively outputs a twiddle factor. A constant multiplying unit(14) outputs the twiddle factor of the multiplexer. A butterfly processing unit includes an operation unit, the buffer unit, and the multiplexing unit.

    Abstract translation: 目的:提供FFT(快速傅立叶变换)装置,以通过优化乘法器的数量来减少功耗和电路尺寸并最小化复数乘法器的数量。 构成:基数-2蝶形运算单元(11)对输入数据进行蝴蝶运算。 缓冲单元(12)缓冲操作单元的输出数据。 复用单元(13)选择性地输出旋转因子。 恒定乘法单元(14)输出多路复用器的旋转因子。 蝶形处理单元包括操作单元,缓冲单元和复用单元。

    이동 통신 시스템에서 물리 채널을 위한 자원 할당 방법 및 장치
    6.
    发明公开
    이동 통신 시스템에서 물리 채널을 위한 자원 할당 방법 및 장치 有权
    移动通信系统中物理通道资源的设备与方法

    公开(公告)号:KR1020110070768A

    公开(公告)日:2011-06-24

    申请号:KR1020100109020

    申请日:2010-11-04

    CPC classification number: H04L47/78 H04L27/26

    Abstract: PURPOSE: A resource assignment apparatus and apparatus for physical channel in a mobile communication system are provided to easily create an address value in resource assignment with a flag memory. CONSTITUTION: An address generation unit(530) assigns residual resources to a physical channel with reference to stored resource assignment information. The address generation unit creates the address value of a frame generation unit(550) corresponding to the frequency of the assigned resource and a symbol index value. The frame generation unit creates sub frame data. A monitoring unit(560) stores an address value corresponding to the physical channel.

    Abstract translation: 目的:提供移动通信系统中的用于物理信道的资源分配装置和装置,以便通过标志存储器容易地创建资源分配中的地址值。 构成:参考存储的资源分配信息,地址生成单元(530)向物理信道分配剩余资源。 地址生成单元生成与分配资源的频率对应的帧生成单元(550)的地址值和符号索引值。 帧生成单元创建子帧数据。 监视单元(560)存储与物理信道对应的地址值。

    디지털 멀티미디어 방송 송수신 장치 및 방법
    7.
    发明公开
    디지털 멀티미디어 방송 송수신 장치 및 방법 无效
    发送和接收数字多媒体广播的装置及其方法

    公开(公告)号:KR1020100021381A

    公开(公告)日:2010-02-24

    申请号:KR1020090075191

    申请日:2009-08-14

    Abstract: PURPOSE: An apparatus for transmitting and receiving digital multimedia broadcasting and a method thereof are provided to change the modulation system of the enhancement layer stream according to the broadcasting environment. CONSTITUTION: The base layer processing unit(103) outputs the base layer stream. The enhancement layer processing unit(104) outputs the enhancement layer stream. The transmission unit(105) modulates the enhancement layer stream among the first and second layer modulation mode based on one layer modulation mode. The transmission unit is proceed the mapping of the symbol of the enhancement layer stream based on the symbol location of the base layer stream. The transmission unit is created the transfer frame. The different modulation system is used to the first and second layer modulation mode.

    Abstract translation: 目的:提供一种用于发送和接收数字多媒体广播的装置及其方法,以根据广播环境改变增强层流的调制系统。 构成:基层处理单元(103)输出基层流。 增强层处理单元(104)输出增强层流。 传输单元(105)基于一层调制模式在第一和第二层调制模式之间调制增强层流。 发送单元基于基本层流的符号位置进行增强层流的符号的映射。 传输单元被创建为传送框架。 不同的调制方式用于第一和第二层调制方式。

    프로세스 간 통신을 이용한 오디오 복호화 장치 및 그 방법
    8.
    发明授权
    프로세스 간 통신을 이용한 오디오 복호화 장치 및 그 방법 失效
    使用INTER-PROCESS COMMUNICATION进行音频解码的装置和方法

    公开(公告)号:KR100943214B1

    公开(公告)日:2010-02-18

    申请号:KR1020070055466

    申请日:2007-06-07

    Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
    본 발명은 프로세스 간 통신을 이용한 오디오 복호화 장치 및 그 방법에 관한 것임.
    2. 발명이 해결하려고 하는 기술적 과제
    본 발명은, 오디오 복호화 장치(디코더)의 각각의 기능 블록 간(예를 들면, 비트스트림 파서와 필터뱅크, 필터뱅크와 PCM 데이터 버퍼 등)에 독립적인 제어 프로토콜을 이용하여 데이터 전달을 수행함으로써, 모든 기능 블록들이 거의 동시에(Concurrently) 동작하게 되고, 이로 인하여 하드웨어 자원을 매우 효율적으로 사용할 수 있으며 또한 오디오 복호화 장치의 동작 주파수를 낮출 수 있어 전력 소비량을 절감시킬 수 있는, 프로세스 간 통신을 이용한 오디오 복호화 장치 및 그 방법을 제공하는데 그 목적이 있음.
    3. 발명의 해결방법의 요지
    본 발명은, 프로세스 간 통신을 이용한 오디오 복호화 장치에 있어서, 입력 오디오 신호를 파싱하여 저장하며, 제1제어신호에 의거하여 상기 파싱된 오디오 신호를 출력하는 파싱 수단과, 상기 파싱된 오디오 신호를 수신하여 서브밴드 샘플 데이터를 생성하여 출력하는 서브밴드 샘플 데이터 생성 수단과, 상기 서브밴드 샘플 데이터를 저장하며, 제2제어신호에 의거하여 상기 저장된 서브밴드 샘플 데이터를 출력하며, 상기 서브밴드 샘플 데이터 출력 시 상기 파싱된 오디오 신호의 출력을 요구하는 상기 제1제어신호를 생성하는 필터 버퍼 수단과, 상기 필터 버퍼 수단으로부터 출력된 상기 서브밴드 샘플 데이터를 PCM 데이터로 변환하는 필터 코어 수단을 포함함.
    4. 발명의 중요한 용도
    본 발명은 오디오 복호화 장치 등에 이용됨.
    오디오 디코더, 프로세스 간 통신, 블록 간 통신, 서브밴드 샘플 데이터, PCM 데이터

    진화형 지상파 디엠비 수신기 및 그것의 채널 필터
    9.
    发明公开
    진화형 지상파 디엠비 수신기 및 그것의 채널 필터 失效
    AT-DMB接收器和信道滤波器

    公开(公告)号:KR1020090064928A

    公开(公告)日:2009-06-22

    申请号:KR1020070132313

    申请日:2007-12-17

    CPC classification number: H04H40/18 H04H2201/11 H04L25/0202 H04L27/18

    Abstract: An advanced terrestrial DMB(Digital Multimedia Broadcasting) receiver and a channel filter thereof are provided to improve channel estimation and compensation capabilities. A phase distortion measurer(220) performs hard decision on an nth symbol whose phase distortion is compensated. The phase distortion measurer determines phase distortion values corresponding to each subcarrier of the nth symbol, by using the nth symbol and hard decision results of the nth symbol. A channel filter(230) interpolates the phase distortion values, and determines phase distortion estimation values corresponding to the plural subcarriers of the nth symbol. The channel filter delays the phase distortion estimation values as one symbol, and outputs the delayed values.

    Abstract translation: 提供了高级地面DMB(数字多媒体广播)接收机及其信道滤波器,以改善信道估计和补偿能力。 相位失真测量器(220)对相位失真进行补偿的第n个符号执行硬判决。 相位失真测量器通过使用第n个符号的第n个符号和第n个符号的硬判决结果来确定与第n个符号的每个子载波相对应的相位失真值。 信道滤波器(230)内插相位失真值,并且确定与第n个符号的多个子载波对应的相位失真估计值。 通道滤波器将相位失真估计值延迟为一个符号,并输出延迟值。

    메모리의 크기를 감소시킬 수 있는 고속 퓨리에 변환프로세서
    10.
    发明公开
    메모리의 크기를 감소시킬 수 있는 고속 퓨리에 변환프로세서 无效
    FFT处理器减少存储器的大小

    公开(公告)号:KR1020040046478A

    公开(公告)日:2004-06-05

    申请号:KR1020020074419

    申请日:2002-11-27

    Inventor: 김진규 엄낙웅

    Abstract: PURPOSE: An FFT(Fast Fourier Transform) processor to reduce a size of a memory is provided to reduce the size of the memory by installing a twiddle factor generator between a processor and the memory storing a twiddle factor. CONSTITUTION: An input buffer sequentially receives/stores the N data. The processor(104) comprises a complex number multiplier(202), a complex number adder(203), and a complex number subtracter(204), receives the data from the input buffer, and performs operation by using the twiddle factor. The first memory stores the data inputted through the processor. An address controller generates an I/O(Input/Output) address value of the first memory and the processor. A twiddle factor generator(201) receives the address value of the N bit from the outside, and generates/provides the twiddle factor needed for operation the FFT to the processor. The second memory outputs the stored value by receiving the address value from the twiddle factor generator.

    Abstract translation: 目的:提供一种用于减小存储器大小的FFT(快速傅立叶变换)处理器,以通过在处理器和存储旋转因子的存储器之间安装旋转因子发生器来减小存储器的尺寸。 构成:输入缓冲器顺序地接收/存储N个数据。 处理器(104)包括复数乘法器(202),复数加法器(203)和复数减法器(204),从输入缓冲器接收数据,并通过使用旋转因子进行操作。 第一存储器存储通过处理器输入的数据。 地址控制器产生第一存储器和处理器的I / O(输入/输出)地址值。 旋转因子发生器(201)从外部接收N位的地址值,并且产生/提供将FFT操作所需的旋转因数给处理器。 第二个存储器通过从旋转因子发生器接收地址值来输出存储的值。

Patent Agency Ranking