-
公开(公告)号：KR1019970054558A
公开(公告)日：1997-07-31
申请号：KR1019950053687
申请日：1995-12-21
IPC: H01L31/00
Abstract: 본 발명은 선택적 유기금속성장을 이용하여 테이퍼(taper) 구조의 출력단을 갖는 광결합효율이 향상된 광변조기 집적소자 및 그 제조방법에 관한 것으로서, 그 특징은 광변조기 집적소자에 있어서, 선택적 MOVPE 결정성장과 조절식각을 이요하여 수직형 테이퍼 광 모드 변환기가 접적화된 InGaAsP MQW 흡수층의 단위 광 변조 소자로된 데에 있고, 그 다른 특징은 광변조기 집적소자에 있어서, 선택적 MOVPE 결정성장과 조절식각을 이용하여 수직형 테이퍼 광 모드 변환기를, 광변조기가 집적된 DFB 레이져에 추가로 집적화한 데에 있으므로, 본 발명은 광모드 변환기가 없는 경우에 비하여 무반사 박막 제작 조건을 상당히 완화시켜 무반사 박막 공정의 신뢰성과 재현성을 높일 뿐만 아니라 결국 광변조기 집적 DFB 레이져 소자자체의 성능을 향상시킨다는 효과가 있 다.
-
-
-
公开(公告)号：KR1019970007466B1
公开(公告)日：1997-05-09
申请号：KR1019930027026
申请日：1993-12-09
Applicant: 한국전자통신연구원
IPC: H01L23/28
Abstract: The method is for packaging a semiconductor laser which uses v-groove etching and flip chip bonding technique and is suitable for mass-producing in a very low expense. Since the invention uses the semiconductor processing, an arrangement of semiconductor laser and optical faber can be made reproductively by photo-lithography. And also, now that it is manufactured by batch processing, the invention is suitable for mass-production and can lessen basic costs. In particular, for attaching optical detecting device for monitor, the biggest problem which has been in the conventional invention, an optical detecting device for monitor can be easily attached on silicon substrate with high absorption rate by using silicon auxiliary block having inclined reflective surface.
Abstract translation: 该方法用于封装采用V沟槽蚀刻和倒装芯片接合技术的半导体激光器，并且以非常低的成本适用于批量生产。 由于本发明使用半导体处理，所以可以通过光刻法再现半导体激光器和光学晶片的布置。 此外，现在通过批量加工制造，本发明适用于批量生产，并且可以降低基本成本。 特别是，为了安装监视器的光学检测装置，在传统发明中最大的问题是，通过使用具有倾斜反射面的硅辅助块，可以容易地将用于监视器的光学检测装置以高吸收率附着在硅衬底上。
-
公开(公告)号：KR1019970006608B1
公开(公告)日：1997-04-29
申请号：KR1019930027342
申请日：1993-12-11
Abstract: A method for fabricating an optical switch is described that performs an etching process using a self-aligned mask prior to a selective re-growing process. The method includes the steps of forming an n+-InP buffer region 3, n-InGaAsP light pass path layer 4, undoped InP layer 10 and a semi-insulated InP layer 11, depositing SiNx layer 12, forming a pattern for the part where current is applied, performing an etching until the boundary between the undoped InP layer 10 and light pass path layer 4 is exposed, forming a p+-InP layer 13 and p+-InGaAs ohmic contact layer 14 and thus forming n-ohmic layer 1, etching the SiNx layer 12 and then performing a selective etching until the boundary between the light pass path layer 4 and semi-insulated InP layer 11 is exposed, and forming an n-ohmic metal layer 1. Thereby, it is possible to make a total reflection surface, and improve a switching efficiency and ohmic characteristic.
Abstract translation: 描述了一种用于制造光开关的方法，其在选择性再生长处理之前使用自对准掩模进行蚀刻处理。 该方法包括以下步骤：形成n + -InP缓冲区3，n-InGaAsP光通路层4，未掺杂InP层10和半绝缘InP层11，沉积SiNx层12，形成电流 进行蚀刻，直到未掺杂的InP层10和光通过层4之间的边界露出，形成p + -InP层13和p + -InGaAs欧姆接触层14，从而形成n欧姆层1，蚀刻 然后进行选择性蚀刻，直到曝光光通路层4和半绝缘InP层11之间的边界，并形成n欧姆金属层1.由此，可以形成全反射面 ，提高开关效率和欧姆特性。
-
Patent Agency Ranking
公开(公告)号：KR1019970004488B1
公开(公告)日：1997-03-28
申请号：KR1019930018145
申请日：1993-09-09
IPC: H01L29/86 , H01L29/8605
CPC classification number: Y02E10/50
Abstract: The present invention provides a method of making a self-aligned semiconductor optical switch using variation of refractivity of optical waveguide by current application. This method includes the steps of: forming on a substrate (1) a light waveguide layer (2), an n-type InP clad layer (3), a p-type InP blocking layer (4) for blocking current, and an n-type InGaAs cap layer (5); selectively etching the cap layer (5) forming a reflecting surface to be in a groove shape and diffusing Zn all over the surface; depositing a p-type electrode (6) on the cap layer (5); and etching the cap layer (5), the p-type InP blocking layer (4), the clad layer (3), and depositing an n-type electrode (7) under the substrate (1).
Abstract translation: 本发明提供一种使用当前应用的光波导的折射率变化来制作自对准半导体光开关的方法。 该方法包括以下步骤：在基板（1）上形成光波导层（2），n型InP包覆层（3），用于阻断电流的p型InP阻挡层（4），以及n 型InGaAs覆盖层（5）; 选择性地将形成反射面的盖层（5）蚀刻成沟槽形状并使Zn全部在表面上扩散; 在所述盖层（5）上沉积p型电极（6）; 蚀刻所述盖层（5），所述p型InP阻挡层（4），所述覆盖层（3），以及在所述基板（1）的下方沉积n型电极（7）。
-
公开(公告)号：KR1019960019811A
公开(公告)日：1996-06-17
申请号：KR1019940032107
申请日：1994-11-30
IPC: H01L31/00
Abstract: 본 발명은 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법에 관한 것으로서 보다 상세하게는 광소자를 플립칩 본딩 방법으로 정렬하여 광섬유와의 광결합을 이루고자 할 때에 솔더범프 열의 사이인 광소자의 도파로 아래쪽에 위치하는 실리콘 기판에 일정한 길이의 금속으로 된 금속지지대를 정렬하고자 하는 높이로 형성함으로써 이위에 높인 광소자의 도파로가 광섬유의 중심측과 일치하도록 높이를 정확하게 제어하고 본딩 후 광소자의 작동시 금속접촉에 의한 열통로를 제공하기 위한 광소자의 플립칩 본딩시 높이조절 및 열특성 향상방법에 관한 것이다.
특징적인 구성으로는 광소자와 광섬유 정렬용 실리콘 웨이퍼위에 절연물을 전면 증착하는 제1공정과, 상기 제1공정에서 증착된 절연물위에 포토레지스트틀 도포하여 노광 공정을 통하여 패턴을 정의한 후 실리콘 질화물은 건식 식각하여 V-홈 식각용 개구를 만드는 제2공정과, 상기 제2공정에서의 포토레지스트를 제거한 후 실리콘 질화물을 식각 방지막으로 하여 V-홈 형성용 개구에 식각공정을 실시하여 V-홈을 형성하는 제3공정과, 솔더 본딩을 위하여 솔더 접착이 가능한 금속층을 형성하기 위해 먼저 상기 제3공정에서 V-홈이 형성된 기판위에 포토레지스트를 도포하고 노광 공정을 하여 패턴을 정의한 개구를 만든 후 전면에 금속층을 증착하고 리프트-오프 공정을 이용하여 금속층 패드를 남기는 제4공정과, 전극을 가하기 위한 금속층을 실리콘 웨 퍼 전면에 얇게 증착한 후 포토레지스트를 사용하여 금속지지대 패턴을 정의하고 지지대를 형성한 후 포토레지스트를 제거하고 전극을 가하기 위한 금속층을 식각하여 금속지지대만을 남기는 제5공정과, 상기 제5공정에서의 실리콘 기판위에 상기 제4공정에서의 금속만 패드형성 공정과 동일하게 후막 포토레지스트를 도포하고 노광을 하여 솔더증착을 위한 패턴을 정의한 후 실리콘 웨이퍼의 전면에 솔더를 증착하고 아세톤 용액중에서 후막포토레지스트를 제거하여 금속층 패드위의 솔더범프를 남기는 제6공정과, 상기 제6공정에서 증착된 솔더의 조성 균일화를 위하여 질소 분위기의 오븐에서 리플로우(reflow) 공정을 하여 용융된 솔더의 표면 장력으로 인하여 솔더의 형태가 둥글도록 하는 제7공정과, 기판에 있는 솔더범프 패드 패턴에 상응하는 속층 패턴이 있는 광소자를 플립칩 본딩을 실시하는 제8공정으로 이루어짐에 있다.-
公开(公告)号：KR1019960009244A
公开(公告)日：1996-03-22
申请号：KR1019940019494
申请日：1994-08-08
IPC: H01L31/14
Abstract: 본 발명은 광스위치의 광도파로와 반도체 광증폭기를 최적화시키는 반도체 광증폭기의 구조 및 제조방법에 관한 것이다. 본 발명은 n형의 화합물 반도체 기판(15)상에 형성되는 도핑되지 않은 화합물 반도체 도파로층(14)과, 제 1 및 제 2 클래드층(12,13)이 홈모양으로 선택식각되는 도파로(3)영역과, 상기 홈모양의 도파로(3)영역상에 형성된 홈모양의 광증폭기(1)영역의 도핑되지 않은 반도체 화합물 활성층(11) 및 반도체 화합물 클래드층(10), 화합물 반도체 캡층(9)과, 상기 홈모양의 측면에 형성된 전류차단층을 포함하는 구조를 이루고 있다.
또한 본 발명의 제조방법은 도파로층 도핑되지 않은 InGaAsP(14)과 제 1 및 제 2 클래드층(12,13)을 1차 결정 성장시키는 단계와, 선택식각액으로 증폭기(1)영역의 도파로층 InGaAsP(14)과 제 1 및 제 2 클래드층(12,13)을 홈모양으로 선택식각하는 단계와, 증폭기의 도핑되지 않은 활성층 InGaAsP(11), 클래드층 p-InP(12) 및 p+-InGaAs(9)을 제 2 차 결정시키는 단계와, 도파로를 식각하고 전극을 증착하는 단계로 이루어진다.
상기한 바와같이 본 발명은 2회의 결정 성장만으로도 제작이 가능하며 전류를 차단시킬 수 있으며, 옴저항을 최소화 할 수 있으며 일정 부분에 반송자의 집속시켜 입력광에 대한 효과적인 이득을 얻어 일정한 광이득을 얻기 위한 동작전류를 최소화 할 수 있다.-
-
公开(公告)号：KR1019950021912A
公开(公告)日：1995-07-26
申请号：KR1019930029080
申请日：1993-12-22
IPC: H01S5/20
Abstract: 본 발명은 RWG반도체 레이저를 제작함에 있어서, 자기정렬 구조의 반도체 레이저 제조방법에 관한 것으로서, 종래에 제조공정상 리지(ridge)의 폭을 최적조건으로 줄이기 어려운 문제점을 개선하기 위하여, 본 발명은 반도체 레이저 제작에 필요한 에피층들의 MOCVD(또는 LPE)에 의한 성장, 에칭에 의한, 1.5내지 2㎛폭의 리지도파로(ridge waveguide)구조형성, 자기정렬 구조형성 및 에칭된 채널부분의 평탄화를 위한 폴리이미드 코우팅 및 패턴형성, 건식식각에 의한 리지상단의 폴리이미드 제거, SiNx패시베이션, p형 오믹금속 리프트-오프, 웨이퍼 뒷면 연마 및 n형 오믹금속증착의 제조 공정단계를 제공함으로써, 미세 리소그라피 공정이 불필요하고, LD의 제반특성을 향상시킬 수 있고, 리지 상단 전면에 직렬기생저항을 줄일 수 있으며, p형 전극의 면적을 최소화 여 기생정전용량을 줄여 변조대역폭을 크게 할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
164
records
(took 0.021 seconds)
