-
公开(公告)号：KR1019960014447B1
公开(公告)日：1996-10-15
申请号：KR1019930026303
申请日：1993-12-03
IPC: H01L21/76
Abstract: (A) removing a LPCVD oxide film(5), a nitrided film(4) and an oxide film(3) on a region(6); (B) forming a trench by etching a substrate on the region(6) selectively, and forming a first oxide film(8) on the trench; (C) forming a mask oxide film(10) by etching the LPCVD oxide film(5); (D) forming a second oxide film(11); (E) removing the second oxide film(11) on the bottom(12) of the trench and the exposed nitrided film(4) of a region(14); (F) grounding the substrate by forming p+ region(16) after filling the trench with Boron-doped polysilicone(15); (G) obtaining a wafer surface(17) of flattening polysilicone by etching the oxide film(13) on the nitrided film(4); (H) defining an active region by using a photoresist film(18); (I) forming an thermal oxide film(20) by etching the exposed nitrided film(4).
Abstract translation: （A）在区域（6）上去除LPCVD氧化膜（5），氮化膜（4）和氧化膜（3）; （B）选择性地蚀刻所述区域（6）上的衬底形成沟槽，以及在所述沟槽上形成第一氧化膜（8）; （C）通过蚀刻LPCVD氧化膜（5）形成掩模氧化膜（10）; （D）形成第二氧化膜（11）; （E）去除所述沟槽的底部（12）上的所述第二氧化物膜（11）和所述暴露的区域（14）的氮化膜（4）; （F）通过在硼掺杂多硅氧烷（15）填充沟槽之后形成p +区域（16）使衬底接地; （G）通过蚀刻氮化膜（4）上的氧化膜（13）来获得平坦化的聚硅氧烷的晶片表面（17）; （H）通过使用光致抗蚀剂膜（18）限定有源区域; （I）通过蚀刻暴露的氮化膜（4）形成热氧化膜（20）。
-
公开(公告)号：KR1019960026763A
公开(公告)日：1996-07-22
申请号：KR1019940034160
申请日：1994-12-14
IPC: H01L27/082
Abstract: 본 발명은 컴퓨터나 광통신 등의 고속 정보처리 시스템에 유용한 고집적형 자기정렬 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명에서는 소자격리를 위한 트렌치 격리공정을 개선하여 소자의 집적도를 향상시키고, 활성영역외의 컬렉터 영역을 모두 저심도랑과 유사한 깊이를 갖도록 열산화함으로써 도랑의 수를 감소시켜 공정을 단순화한다.
또한, 배선전극과 기판과의 기생용량과 관계있는 절연막의 두께를 저심도랑의 두께만큼 임의로 조절하여 금속배선의 기생용량을 줄인다. 가급적 SEG 공정을 배제하여 공정을 단순화시킴과 아울러 에미터, 베이스 및 컬렉터를 모두 자기정렬시킨다.-
公开(公告)号：KR1019960026425A
公开(公告)日：1996-07-22
申请号：KR1019940035491
申请日：1994-12-21
IPC: H01L21/331
Abstract: 본 발명에서는, 쌍극자 트랜지스터의 컬렉터 접합층에 금속성 박막의 컬렉터 메몰층을 증착시킨 후 소자격리영역을 식각하여 외부컬렉터 저항을 최소화하고, 절연막과 다결정막을 증착하여 기판에 직접 접합시키고 반대편의 기판을 기계화 연마로 평탄화시킨다.
이로써, 컬렉터 접합층의 전류와 같은 방향의 측면저항이 금속성 컬렉터 메몰층에 의해 거의 없어지므로 고속 및 고주파특성 등의 트랜지스터 성능향상을 얻을 수 있다.-
公开(公告)号：KR1019960019595A
公开(公告)日：1996-06-17
申请号：KR1019940032108
申请日：1994-11-30
IPC: H01L21/328
Abstract: 본 발명은 베이스 저항을 줄이고 컬렉터-베이스 간의 접합용량을 감소시켜 소자의 성능을 향상시킬 수 있는 쌍극자 트랜지스터의 제조방법을 제공하는데 목적이 있는 것으로, 산화막을 이용한 소자격리 공정과, 켈렉터 영역에 산화막을 성장시키는 공정과, 베이스 박막/얇은 산화막/티타늄 박막/산화막을 순차적으로 적층하는 공정과, 감광막을 마스크로서 사용하여 고농도의 붕소를 이온주입하고 식각 속도 차이를 이용하여 에미터 영역의 산화막을 식각하고 노출된 티타늄 박막을 선택적으로 식각하고 열처리하여 티타늄 실리사이드를 형성하는 공정과, 베이스 전극인 티타늄 실리사이드 박막의 측면에 측면 산화막을 형성하여 베이스와 에미터를 결리시키는 공정과, 에미터 전극용 실리콘 박막의 형성 및 열처리에 의해 에미터를 형성하는 공정 및, 접점과 금속배선 형성 공정을 포함한다.
-
-
Patent Agency Ranking
公开(公告)号：KR100243348B1
公开(公告)日：2000-02-01
申请号：KR1019970061587
申请日：1997-11-20
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 본 발명은 반도체 기판상에 선택적 단결정 박막 성장 시, 단결정 박막과 산화규소막의 계면에 결정 결함(crystal defect) 및 사면(facet)이 존재하는 것을 방지할 수 있는 선택적 단결정 성장방법을 제공한다.
본 발명에 따른 선택적 단결정 박막 성장방법은 반도체 기판상에 제 1 산화규소막, 제 1 질화규소막, 제 2 산화규소막 및 제 2 질화규소막을 차례로 도포하고, 상기 형성된 규소막들을 소정의 폭으로 제거하여 반도체 기판을 노출시키는 개구를 형성하되, 상기 제 2 산화규소막을 다른 규소막 보다 큰 폭으로 제거하여 상기 개구의 측벽이 오목부를 가지도록 형성하고, 노출된 반도체 기판상에 단결정박막을 형성한 후, 이 단결정 박막의 표면에 산화규소막을 형성하고, 제 2 질화규소막을 제거하는 동시에, 노출된 단결정 박막의 측면부를 제거한 후, 그 측면을 열산화 하여 측벽 열 산화규소막을 형성한 후, 기판의 전면에 반도체 박막을 형성하고, 단결정 박막상의 산화규소막과 제 2 산화규소막상의 반도체박막을 제거하여 표면을 평탄화한다.-
公开(公告)号：KR100241353B1
公开(公告)日：2000-02-01
申请号：KR1019970055648
申请日：1997-10-28
Applicant: 한국전자통신연구원
IPC: H01L21/331
Abstract: 본 발명은 초자기 정렬(super-self-aligned) 쌍극자 트랜지스터(bipolar transistor) 제조 방법에 관한 것이다. 종래 쌍극자 트랜지스터 제조방법에서 베이스 에피 박막을 성장한 후에 측벽 산화규소막을 형성함으로써 발생되는 건식 식각으로 인한 에미터-베이스 계면 손상을 방지하기 위해, 본 발명에서는 측벽 질화규소막을 먼저 형성한 후 베이스 박막을 성장함으로써, 에미터-베이스 접합 누설 전류를 줄이고, 한편 이로 인한 고속 고주파 동작 특성의 저하를 방지할 수 있으며, 베이스-컬렉터 접합 용량을 이론적인 한계로 최소화 시킬 수 있는 고속 고주파 성능이 우수한 트랜지스터 제조 공정 방법을 제공한다.
-
公开(公告)号：KR1019990041056A
公开(公告)日：1999-06-15
申请号：KR1019970061587
申请日：1997-11-20
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 본 발명은 반도체 기판상에 선택적 단결정 박막 성장 시, 단결정 박막과 산화규소막의 계면에 결정 결함(crystal defect) 및 사면(facet)이 존재하는 것을 방지할 수 있는 선택적 단결정 성장방법을 제공한다.
본 발명에 따른 선택적 단결정 박막 성장방법은 반도체 기판상에 제 1 산화규소막, 제 1 질화규소막, 제 2 산화규소막 및 제 2 질화규소막을 차례로 도포하고, 상기 형성된 규소막들을 소정의 폭으로 제거하여 반도체 기판을 노출시키는 개구를 형성하되, 상기 제 2 산화규소막을 다른 규소막 보다 큰 폭으로 제거하여 상기 개구의 측벽이 오목부를 가지도록 형성하고, 노출된 반도체 기판상에 단결정박막을 형성한 후, 이 단결정 박막의 표면에 산화규소막을 형성하고, 제 2 질화규소막을 제거하는 동시에, 노출된 단결정 박막의 측면부를 제거한 후, 그 측면을 열산화 하여 측벽 열 산화규소막을 형성한 후, 기판의 전면에 반도체 박막을 형성하고, 단결정 박막상의 산화규소막과 제 2 산화규소막상의 반도체박막을 제거하여 표면을 평탄화한다.-
公开(公告)号：KR100161200B1
公开(公告)日：1999-02-01
申请号：KR1019950050530
申请日：1995-12-15
IPC: H01L21/331
Abstract: 본 발명은 자기정렬(self-align) 방법에 의한 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 그 특성은 바이폴러 트랜지스터의 제조방법에 있어서, 규소 기판 위에 제 1 절연막 패턴을 형성하고 제 1 전도형 불순물을 이온주입하고 열처리하여 매몰층을 형성하는 제 1 공정과, 상기 웨이퍼 상에 제 2 절연막으로 소정의 활성영역을 정의하고 제 1 전도형 불순물이 첨가된 단결정 규소 박막을 선택적으로 성장시키고 감광막을 마스크로 컬렉터 싱커 부분에 고농도로 제 1 전도형 불순물을 첨가하는 제 2 공정과, 상기 감광막을 제거하고 웨이퍼 전면에 완충용 규소 박막과 제 2 전도형 불순물이 첨가된 베이스 박막을 순차적으로 성장시킨 다음 제 1 전도형 불순물이 첨가된 에미터 박막과 제 3 절연막을 순차적으로 적층하고 감광막으로 에미터를 정의하고 절연 막과 에미터 박막을 순차적으로 건식식각한 다음 비활성 베이스영역에 제 2 전도형 불순물을 이온주입하는 제 3 공정과, 상기 감광막을 제거하고 베이스 전극부분을 감광막으로 정의하고 베이스 박막과 규소 박막을 건식식각하는 제 4 공정과, 상기 감광막을 제거하고 웨이퍼 전면에 제 4 절연막을 적층한 후 열처리하여 에미터 박막내의 불순물을 확산시켜 에미터를 형성하고 감광막으로 베이스 전극부분을 정의하는 제 5 공정과, 상기 감광막을 마스크로 하여 제 4 절연막을 건식식각하여 에미터 박막의 측면에 측면절연막을 형성함과 동시에 베이스 전극이 형성되는 부분의 절연막을 식각하여 베이스 박막을 노출시킨 후 제 2 전도형 불순물을 고농도로 이온주입하는 제 6 공정과, 상기 감광막을 제거하고 노출된 베이스 박막 상에 선택적으로 베이스 전 극용 박막을 형성시키고 제 5 절연막을 적층하는 제 7 공정과, 상기 절연막을 평탄화하여 에미터 박막 위의 제 5 절연막을 제거하여 에미터 박막 위의 제 3 절연막을 노출시키는 제 8 공정과, 상기 노출된 제 3 절연막을 식각하여 에미터 접점을 형성하는 제 9 공정과, 감광막으로 베이스와 컬렉터 접점을 정의하고 절연막을 식각하여 접점을 형성하는 제 10 공정 및 상기 감광막을 제거하고 금속 전극을 형성하는 제 1 공정을 포함하는 데에 있으므로, 본 발명은 규소 게르마늄을 베이스로 사용하여 에미터(Emitter)와 베이스의 에너지 띠의 차이(energy bandgap)에 의해 전위장벽이 형성되어 에미터에서 베이스로의 반송자(carrier)의 주입은 증가되는 반면 베이스에서 에미터로의 반송자의 주입은 차단되어 결과적으로 전류이득이 증가되는 데에 그 효과가 있다.
-
公开(公告)号：KR100161197B1
公开(公告)日：1999-02-01
申请号：KR1019950055092
申请日：1995-12-23
IPC: H01L21/328
Abstract: 본 발명은 베이스 전극을 선택적 금속 실리사이드 단결정 성장하여 저저항의 베이스 전극을 형성하고 에미터와 베이스가 자기 정렬되게 함으로써 베이스 기생저항을 크게 감소키킨 바이폴러 트랜지스터 제조방법에 관한 것으로서, 그 특징은 자기정렬 바이폴러 트랜지스터의 제조공정에 있어서, 실리콘 기판에 고농도의 불순물을 이온주입하여 서브렉터를 형성시키는 제 1 과정과, 컬렉터를 다결정 성장시키는 제 2 과정과, 소자격리를 위한 산화막을 형성시키는 제 3 과정과, 고농도의 불순물을 이온주입하여 컬렉터 싱커를 형성시키는 제 4 과정과, 베이스 박막을 형성시키는 제 5 과정과, 산화막과 질화막과 산화막을 도포하는 제 6 과정과, 산화막과 질화막과 산화막을 식각하는 제 7 과정과, 비활성 베이스 영역을 고농도의 붕소로 도핑함으로써 금속 실리사이드과의 오옴 저항을 작게 하는 제 8 과정과, 금속 실리사이드 박막을 선택적으로 단결정 성장시키는 제 9 과정과, 실리콘을 상기 금속 실리사이드 박막 위에 연속하여 단결정 성장시키는 제 10 과정과, 산화막을 식각하여 제거하고 단결정 성장된 실리콘을 저온에서 열산화하여 산화막을 형성시키는 제 11 과정과, 산화막을 도포하고 다시 식각하여 측벽막을 형성하는 제 12 과정과, 질화막과 산화막을 차례로 식각하여 측벽막을 완성하는 제 13 과정과, 에미터 전극인 다결정 실리콘을 도포하고 불순물을 첨가하는 제 14 과정과, 식각하여 에미터를 형성하는 제 15 과정과, 절역막을 전면에 도포하고 에미터 접합을 형성하기 위한 열처리를 행하는 제 16 과정과, 절연막을 식각하여 금속접촉 부분을 정의하는 제 17 과정 및 금속을 증착하고 식각하여 소 자를 완성하는 제 18 과정을 포함하는 데에 있으므로, 본 발명은 비활성 베이스로 금속 실리사이드 박막을 사용하기 때문에 소자의 기생 베이스 저항이 작으며, 에미터와 베이스를 자기정렬시킴으로써 재현성이 높고 소자의 크기를 줄여 집적도를 높일 수 있고, 비활성 베이스로 금속 실리사이드 박막을 단결정으로 성장시키기 때문에 금속 실리사이드(metal salicide) 형성공정에 의해 제조된 것보다 실리콘과 금속 실리사이드 계면의 고온반응에 의해 발생하는 계면 모양이 보다 더 평평하므로 계면 누설 전류가 작아지고, 계면의 면적이 작아지므로 베이스-걸렉터 접합용량도 또한 감소하게 되는 등 소자의 고주파 응답 특성이 우수하다는 데에 그 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
88
records
(took 0.021 seconds)
