公开(公告)号：KR1020140132784A

公开(公告)日：2014-11-19

申请号：KR1020130050400

申请日：2013-05-06

Applicant: 한국전자통신연구원

Inventor： 이승수 ,  신성준 ,  임정석 ,  박중길

IPC: H04L12/951

CPC classification number: H04L12/6418

Abstract: 프레임 분해를 이용한 다중 프레임 데이터 처리 장치 및 방법이 개시된다. 본 발명에 따른 프레임 분해를 이용한 다중 프레임 데이터 처리 장치는 선로 정합 유닛(Line Adaptation Unit; LAU)으로부터 전송신호를 수신하는 데이터 통신부; 상기 전송신호의 프레임을 분해하고, 상기 전송신호 내 포함된 정보 데이터를 획득하는 프레임 처리부; 및 알고리즘 처리 유닛(Algorithm Processing Unit; APU)으로 상기 정보 데이터를 전달하고, 상기 알고리즘 처리 유닛에 의해 상기 정보 데이터가 알고리즘 처리된 처리 정보 데이터를 획득하는 데이터 처리부를 포함한다.

Abstract translation: 公开了一种使用帧拆卸的多帧数据处理装置和方法。 使用根据本发明的帧拆卸的多帧数据处理装置包括从线路适配单元（LAU）接收发送信号的数据通信部分。 帧处理部分，拆分发送信号的帧并获取包括在发送信号中的信息数据; 以及数据处理部，将所述信息数据发送到算法处理单元（APU），并获取根据所述算法处理单元的算法处理所述信息数据而得到的处理信息数据。

公开(公告)号：KR1020090050325A

公开(公告)日：2009-05-20

申请号：KR1020070116701

申请日：2007-11-15

Applicant: 한국전자통신연구원

Inventor： 이승수 ,  신성준 ,  양태욱 ,  윤장홍

IPC: H04N1/41 ,  H04N19/89

CPC classification number: H04N1/413 ,  H04N19/12 ,  H04N19/136 ,  H04N19/172

Abstract: 본 발명은 전문 및 이미지 압축 방법 및 장치에 관한 것으로, 전문 및 이미지를 압축할 때 데이터가 존재하는 유효 라인들을 공통요소를 갖는 라인별로 그룹화하여 그룹별로 유효 라인들의 데이터를 압축하고 암호화함으로써, 채널 환경이 열악한 전술통신 환경에서 비트 슬립이나 군집 오류에 의한 데이터 손실을 최소화할 수 있는 것을 특징으로 한다. 또한, 전문의 경우 데이터가 존재하는 유효 라인에 대해서만 무손실 압축을 수행함으로써 압축 효율을 높일 수 있다. 그리고, 이미지의 경우 유효 라인에 대하여 손실 압축을 수행한 후 오류정정 부호화를 통해 일부 데이터 손상시에도 오류정정을 통해 복원이 가능하도록 함으로써, 압축 효율을 향상시키면서도 전체 데이터 전송 성공률을 높일 수 있다.
라인 그룹, LCD 화면 분할, 공통요소, 유효 라인 검색, 이미지 손실 압축, 전문 무손실 압축, 그룹별 암호화

公开(公告)号：KR100680025B1

公开(公告)日：2007-02-07

申请号：KR1020050060176

申请日：2005-07-05

Applicant: 한국전자통신연구원

Inventor： 이승수 ,  양광모 ,  이동현 ,  윤장홍

IPC: H04L9/12 ,  H04L9/00

Abstract: 본 발명은 멀티세션 고속암복호화 처리 장치 및 방법에 관한 것으로서, 단일 암복호장치가 키공유 및 암복호화를 모두 수행하는 종래의 방식과 달리, 병렬 부하분산형 암복호 장치를 통해 전송처리율이 높은 고속 암복호화를 실현함과 아울러, 세션의 헤더를 제외한 페이로드를 암복호화함에 있어서 보다 고속 암복호처리가 가능하도록 하기 위한 멀티세션 부하부산형 병렬 암복호화 방법, 키교환 및 키공유를 위한 전용 키공유처리 방법; 멀티세션 암복호 수행을 위한 룩업테이블 구성 방법, 헤더 변환을 통한 병렬 암복호장치에 세션을 보내는 방법, 및 해당 암복호장치의 세션 수신을 위한 트래픽 버스 정의 등을 제공함으로써, 기가급, 테라급 세션 처리 및 이를 처리할 수 있는 장비 개발시 유용하게 활용 가능하다.
멀티세션, 헤더, 병렬 암복호장치, 키교환, 키공유, 룩업테이블, 암복호장치 ID, 키위치, 암호키, 복호키, 부하분산

公开(公告)号：KR1020070000820A

公开(公告)日：2007-01-03

申请号：KR1020050056455

申请日：2005-06-28

Applicant: 한국전자통신연구원

Inventor： 이승수 ,  양광모 ,  이동현

IPC: H04L12/28

Abstract: An apparatus and a method for VPI/VCI index fast conversion are provided to convert the value of a VPI/VCI into a general index by using an FPGA and a CAM, thereby reducing costs in comparison with a scheme using a commercial chip and an SRAM(Static Random Access Memory). An apparatus for VPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier) index fast conversion comprises the followings: a receiver(30) which converts VPI/VCI header values of an ATM(Asynchronous Transfer Mode) cell, transmitted through an ATM network, into address indexes based on a lookup table(34) searched through an interface with a CAM(Content Addressable Memory) and transmits data, in which the indexes are combined with the payload of the ATM cell, to a data bus(33); and a transmitter(20) which converts address indexes of the data, transmitted through the data bus(23), into a VPI/VCI header based on a lookup table(24) stored in an FPGA(Field-Programmable Gate Array), and then transmits an ATM cell, in which the VPI/VCI header is combined with payload, to the ATM network.

Abstract translation: 提供一种用于VPI / VCI索引快速转换的装置和方法，通过使用FPGA和CAM将VPI / VCI的值转换为通用索引，从而与使用商业芯片和SRAM的方案相比降低成本 （静态随机存取存储器）。 用于VPI（虚拟路径标识符）/ VCI（虚拟信道标识符）索引快速转换的装置包括：转换通过ATM网络传输的ATM（异步传输模式）小区的VPI / VCI头部值的接收机（30） ，基于通过与CAM（内容可寻址存储器）的接口搜索的查找表（34）的地址索引，并将索引与ATM信元的有效载荷组合的数据发送到数据总线（33）; 以及基于存储在FPGA（现场可编程门阵列）中的查找表（24））将通过数据总线（23）发送的数据的地址索引转换为VPI / VCI头的发送器（20），以及 然后将其中VPI / VCI报头与有效载荷组合的ATM信元发送到ATM网络。

公开(公告)号：KR100516915B1

公开(公告)日：2005-09-26

申请号：KR1020020061668

申请日：2002-10-10

Applicant: 한국전자통신연구원

Inventor： 이승수 ,  김기홍 ,  황인호 ,  고재영

IPC: H04L7/00

Abstract: 본 발명은 다중 프레임 동기이탈 검출 장치 및 방법에 관한 것으로, 제 1 입력단자를 통해 입력된 클럭을 각각의 프레임 구조에 적합하게 분주하는 다중 프레임 클럭 생성부와, 데이터 열 조정부로부터 입력된 데이터 열에서 다중 프레임 클럭 생성부로부터 입력된 분주된 클럭에 동기된 프레임 동기 정보를 검출하는 다중 FAS 검출부와, 프레임 동기 정보를 미리 정의된 FAS 패턴과 비교하여 일치 여부를 판단하는 동기 이탈 판단부와, 동기 이탈 판단부로부터 불일치 신호를 입력받으면 데이터 열의 순서 제어 카운터를 증가시키고, 일치 신호를 입력받으면 카운터를 고정하는 데이터 열 순서 제어부와, 데이터 열 순서 제어부로부터 제어신호를 입력받아 제 2 입력단자를 통해 입력된 데이터 열을 조정하는 데이터 열 조정부 및 동기 이탈 판단부로부터 입� ��된 불일치 신호의 횟수가 기준값을 초과하면 동기 이탈로 판정하는 동기 이탈 검출부를 포함한다. 따라서, 전송 속도가 적용 범위에 따라 다를 수 있는 링크형 장비의 전송 구간에서 동기 이탈을 검출해야만 하는 통신 시스템에서 모든 전송속도에 대해 동기 이탈을 검출할 수 있는 효과가 있다.

公开(公告)号：KR1020040032494A

公开(公告)日：2004-04-17

申请号：KR1020020061669

申请日：2002-10-10

Applicant: 한국전자통신연구원

Inventor： 이승수 ,  김기홍 ,  황인호

IPC: H04L7/00

Abstract: PURPOSE: An apparatus and a method for detecting a synchronization failure of a data stream are provided to decide the synchronization failure by changing channels of the data stream and comparing the frame synchronization information with an FAS pattern. CONSTITUTION: An apparatus for detecting a synchronization failure of a data stream includes a frame clock generation unit(306), a synchronization information extractor(302), an FAS detector(308), an up-down counter(310), a channel change unit(312), a frame clock control unit(304), and a synchronization failure decision unit(314). The frame clock generation unit(306) generates a frame clock by using an input clock. The synchronization information extractor(302) a received data stream with a frame clock and extracts the frame synchronization information from the data stream. The FAS detector(308) is used for deciding a corresponding state between the frame synchronization information and a FAS pattern. The up-down counter(310) outputs a channel change signal for deciding a change of a channel by increasing or reducing a counter value according to an output signal of the FAS detector. The channel change unit(312) outputs the channel change signal of the up-down counter to the frame clock control unit or outputs a synchronization failure decision signal to the synchronization failure decision unit according to the changing number of channels. The frame clock control unit(304) controls a position of the frame clock of the frame clock generation unit according to a control signal of the channel change unit. The synchronization failure decision unit(314) decides the synchronization failure according to input signals of the up-down counter and the channel change unit.

Abstract translation: 目的：提供一种用于检测数据流的同步故障的装置和方法，用于通过改变数据流的信道并将帧同步信息与FAS模式进行比较来决定同步失败。 一种用于检测数据流的同步故障的装置，包括帧时钟生成单元（306），同步信息提取器（302），FAS检测器（308），升降计数器（310），频道改变 单元（312），帧时钟控制单元（304）和同步失败判定单元（314）。 帧时钟生成单元（306）通过使用输入时钟生成帧时钟。 同步信息提取器（302）具有帧时钟的接收数据流，并从数据流中提取帧同步信息。 FAS检测器（308）用于确定帧同步信息和FAS模式之间的对应状态。 升降计数器（310）通过根据FAS检测器的输出信号增加或减少计数器值来输出用于决定通道变化的通道改变信号。 频道改变单元（312）将上行计数器的频道改变信号输出到帧时钟控制单元，或者根据频道的改变数向同步失败判定单元输出同步失败判定信号。 帧时钟控制单元（304）根据频道改变单元的控制信号来控制帧时钟生成单元的帧时钟的位置。 同步失败判定单元（314）根据上下计数器和频道改变单元的输入信号来决定同步失败。

公开(公告)号：KR1020010064238A

公开(公告)日：2001-07-09

申请号：KR1019990062388

申请日：1999-12-27

Applicant: 한국전자통신연구원

Inventor： 이형섭 ,  도한철 ,  이형호 ,  이승수 ,  송상섭

IPC: H04L12/26

CPC classification number: H04L1/0061 ,  H04L25/4908

Abstract: PURPOSE: A method and a device for detecting an RD(Running Disparity) error are provided to directly calculate the disparity in an 8B/10B parallel data row, and to use only one byte clock in a parallel data row in a function calculating the number of 1(one). CONSTITUTION: A TOT-ONE function(21) receives a pre-data row, to calculate the number of 1(one) and generate a TOT-ONE value. A byte flip-flop(22) receives a pre-data row to generate a present data row. An RD(Running Disparity)-ONE function(23) calculates the number of 1(one) of a 3B/4B bit row and a 5B/6B bit row, to generate an RD4-ONE value and an RD6-ONE value. A PRE-RD function(24) generates a pre-RD value using the TOT-ONE value and the RD4-ONE value. And an RD error checking unit(25) detects whether an RD error exists in a data row.

Abstract translation: 目的：提供一种用于检测RD（运行视差）错误的方法和装置，以直接计算8B / 10B并行数据行的差异，并且在计算数字的函数中仅使用并行数据行中的一个字节时钟 的1（一）。 构成：TOT-ONE功能（21）接收预数据行，计算1（1）的数量并生成TOT-ONE值。 字节触发器（22）接收预数据行以产生当前数据行。 RD（运行视差）-ONE功能（23）计算3B / 4B位行和5B / 6B位行中的1（1）个数，以产生RD4-ONE值和RD6-ONE值。 PRE-RD功能（24）使用TOT-ONE值和RD4-ONE值产生前RD值。 并且RD错误检查单元（25）检测数据行中是否存在RD错误。

公开(公告)号：KR1020150142718A

公开(公告)日：2015-12-23

申请号：KR1020140070500

申请日：2014-06-11

Applicant: 한국전자통신연구원

Inventor： 이승수 ,  신성준 ,  임정석 ,  박중길

IPC: H04L9/28 ,  H03M7/30 ,  H03M13/03

CPC classification number: H03M13/2778 ,  H03M7/607 ,  H03M13/19 ,  H03M13/27 ,  H03M13/353 ,  H03M13/356 ,  H03M13/611 ,  H03M13/6312 ,  H04L9/002 ,  H04L63/0478

Abstract: 암호데이터가망 품질에따라전송성공률이달라질수 있는환경에서암호데이터의대역폭을증가시키지않으면서전송효율을높이고안전하게통신할수 있는데이터전송방법및 장치를제시한다. 제시된방법은채널의망 품질을측정하고그 결과에따라손실압축또는무손실압축을선택하는단계, 전송할원본데이터를압축하되선택된압축방식으로압축하는단계, 압축된데이터를암호화하는단계, 암호화된데이터에대한오류정정부호화를수행하는단계, 및오류정정부호화를거친데이터를인터리빙하는단계를포함한다.

Abstract translation: 提供一种用于传输数据的方法和装置，其能够在加密数据具有取决于网络质量的可变传输成功率的条件下提高传输效率和安全通信，而不增加密码数据的带宽。 提供的方法包括以下步骤：测量信道的网络质量，并根据测量结果选择有损压缩或无损压缩; 以选择的压缩方法压缩要发送的原始数据; 加密压缩数据; 对所述加密数据执行纠错编码; 并交错纠错编码数据。

公开(公告)号：KR101463775B1

公开(公告)日：2014-11-24

申请号：KR1020130050400

申请日：2013-05-06

Applicant: 한국전자통신연구원

Inventor： 이승수 ,  신성준 ,  임정석 ,  박중길

IPC: H04L12/951

CPC classification number: H04L12/6418

Abstract: 프레임 분해를 이용한 다중 프레임 데이터 처리 장치 및 방법이 개시된다. 본 발명에 따른 프레임 분해를 이용한 다중 프레임 데이터 처리 장치는 선로 정합 유닛(Line Adaptation Unit; LAU)으로부터 전송신호를 수신하는 데이터 통신부; 상기 전송신호의 프레임을 분해하고, 상기 전송신호 내 포함된 정보 데이터를 획득하는 프레임 처리부; 및 알고리즘 처리 유닛(Algorithm Processing Unit; APU)으로 상기 정보 데이터를 전달하고, 상기 알고리즘 처리 유닛에 의해 상기 정보 데이터가 알고리즘 처리된 처리 정보 데이터를 획득하는 데이터 처리부를 포함한다.

公开(公告)号：KR100452332B1

公开(公告)日：2004-10-12

申请号：KR1020020063422

申请日：2002-10-17

Applicant: 한국전자통신연구원

Inventor： 김기홍 ,  이승수 ,  황인호

IPC: G06F12/00

Abstract: PURPOSE: A method for improving a data read/write speed is provided to reduce delay of data read/write by using an address decoder and a burst cycle between devices that a microprocessor and a data address are fixed by a specified address. CONSTITUTION: The specified address of the device is extended to a predetermined address area by using the address decoder(304). The microprocessor(300) views the specified address like continuous serial addresses by using the microprocessor and the burst cycle between devices. Thus, the specified address is accessed fast. The device that the data address is fixed by the specified address is a data storage such as an FIFO(First Input First Output)(302), an SRAM, a DRAM, or a PCMCIA(Personal Computer Memory Card International Association) card.

Abstract translation: 目的：提供一种用于改善数据读/写速度的方法，以通过使用地址解码器和设备之间的地址解码器和突发周期来减少数据读/写的延迟，微处理器和数据地址由指定地址固定。 构成：通过使用地址解码器（304）将设备的指定地址扩展到预定地址区域。 微处理器（300）通过使用微处理器和设备之间的突发周期来查看连续的串行地址的指定地址。 因此，指定的地址被快速访问。 数据地址由指定地址固定的设备是诸如FIFO（第一输入第一输出）（302），SRAM，DRAM或PCMCIA（个人计算机存储卡国际协会）卡的数据存储器。