-
公开(公告)号：KR1019960020188A
公开(公告)日：1996-06-17
申请号：KR1019940030897
申请日：1994-11-23
Applicant: 한국전자통신연구원
IPC: H04L23/02
Abstract: 직교성을 갖는 직교신호 집합은 디지털 신호변조 방식에 유용하게 사용될 수 있다. 특히, 왈시(Walsh) 함수열과 그 변환인 아다마루(Hadamard) 함수열은 완전한 직교성을 가지기 때문에 현재 CDMA 확산대역 이동통신 시스템에서 사용되고 있으며, 또한 디지털 영상 처리분야 및 디지털 계측기 분야에서 널리 사용되고 있다.
아다마루 함수열을 사용한 디지털 신호처리기의 경우 송신측에서 아다마루 함수열로 변환된 전송신호는 수신단에서 아다마루 변환을 거쳐서 전송된 신호를 복원하다. 이러한 아다마루 변환은 행렬식 방식으로 계산할 경우 많은 계산과 시간을 요한다. 본 발명은 보다 간단한 아다마루 변환을 위하여 고안되었으며, 가감산기를 이용하여 아다마루 변환기를 간단하게 구현하였다. 본 발명의 아다마루 변환기를 집적회로로 구현할 경우 구조가 간단하여 칩면적과 소비전력을 줄일 수 있으며, 변환에 걸리는 시간도 짧은 장점이 있다. 아다마루 변화기 구현의 용이성은 아다마루 함수열을 사용하는 시스템 설계의 폭을 넓히고 성능을 개선한다.-
公开(公告)号：KR1020090024945A
公开(公告)日：2009-03-10
申请号：KR1020070089939
申请日：2007-09-05
Applicant: 한국전자통신연구원 , 창원대학교 산학협력단
IPC: G05F3/24
Abstract: A start up circuit and a band gap reference voltage generator including the same are provided to prevent the increase of a reference voltage and power consumption due to an unnecessary start up operation and to secure the reference voltage of the whole system stably by controlling a bias voltage of the reference voltage generator to a stable level. A start up circuit(100) includes a charging/discharging unit(110) and a bias output unit(150). The charging/discharging unit supplies a current of a constant level to a charging/discharging node and discharges the current corresponding to the level of the power voltage among the supplied currents. The bias output unit generates a bias voltage based on the voltage of the charging/discharging node. The current supplied to the charging/discharging node is not affected by the power voltage.
Abstract translation: 提供起动电路和带隙参考电压发生器，以防止由于不必要的启动操作引起的参考电压和功耗的增加，并通过控制偏置电压来稳定整个系统的参考电压 的参考电压发生器达到稳定的水平。 启动电路（100）包括充电/放电单元（110）和偏置输出单元（150）。 充放电单元向充电/放电节点提供恒定电平的电流，并且将所提供的电流中的与电源电压的电平相对应的电流放电。 偏置输出单元基于充电/放电节点的电压产生偏置电压。 提供给充电/放电节点的电流不受电源电压的影响。
-
公开(公告)号：KR1020090022209A
公开(公告)日：2009-03-04
申请号：KR1020070087345
申请日：2007-08-30
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: A system-on-chip having IEEE 1500 wrapper and an internal delay test method thereof are provided to reduce the number of test pins by using a TAP controller. An IEEE 1500 wrapped core(230) comprises a core(2390) having a scan-chain(2391). The IEEE 1500 wrapper(2310~2380) provides an interface between a TAP controller and the core. A wrapper instruction register(2310) determines the action mode corresponding to the wrapper control signal(WSC) set. A wrapper bypass register(2320) is selectively operated by the wrapper instruction register. A WSC-WBC decoder(2330) converts the wrapper control signal into the test control signal for performing the test operation according to the invention. A multiplexer controller(2340) produces control signals controlling input-output wrapper border cells. A boundary test clock generator(2350) produces the input-output clock of wrapper border cells. A scan test clock generator(2360) produces the core scan-chain test clock(STCLK).
Abstract translation: 提供具有IEEE1500封装和其内部延迟测试方法的片上系统，以通过使用TAP控制器来减少测试引脚的数量。 IEEE 1500包裹的核心（230）包括具有扫描链（2391）的核心（2390）。 IEEE 1500封装（2310〜2380）提供TAP控制器和核心之间的接口。 包装器指令寄存器（2310）确定对应于包装器控制信号（WSC）集合的动作模式。 包装旁路寄存器（2320）由包装指令寄存器选择性地操作。 WSC-WBC解码器（2330）将包装器控制信号转换成用于执行根据本发明的测试操作的测试控制信号。 多路复用器控制器（2340）产生控制输入 - 输出包装边界单元的控制信号。 边界测试时钟发生器（2350）产生封装边界单元的输入 - 输出时钟。 扫描测试时钟发生器（2360）产生核心扫描链测试时钟（STCLK）。
-
公开(公告)号：KR100879270B1
公开(公告)日：2009-01-19
申请号：KR1020070085056
申请日：2007-08-23
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
IPC: H03B5/08
CPC classification number: H03B5/1243 , H03B5/1212 , H03B5/1218 , H03B5/24 , H03B2201/0208
Abstract: The millimeter wave voltage control oscillator is provided to remarkably lower the minimum capacitance value by using varactor and to expand the output frequency to the millimeter wave of the band of 30GHz. The voltage control oscillator comprises the LC resonator(602), and the attenuator(603) and current supply unit(604). The LC resonator comprises a plurality of inductors and varactor(601). When the inductance value of the inductors is fixed, the LC resonator varies the capacitance value through varactor. The LC resonator produces the oscillation signal. By utilizing the negative trans conductance(Gm) property, the attenuator attenuates the parasitic resistance component included in the oscillation signal of the LC resonator. The output of the voltage control oscillator is maintained in the specified level by the attenuator. The current supply unit performs the function of the current sinker. The voltage control oscillator varies the input voltage of varactor.
Abstract translation: 提供毫米波电压控制振荡器通过使用变容二极管显着降低最小电容值，并将输出频率扩展到30GHz频带的毫米波。 电压控制振荡器包括LC谐振器（602）和衰减器（603）和电流供应单元（604）。 LC谐振器包括多个电感器和变容二极管（601）。 当电感器的电感值固定时，LC谐振器通过变容二极管改变电容值。 LC谐振器产生振荡信号。 通过利用负反电导（Gm）特性，衰减器衰减包括在LC谐振器的振荡信号中的寄生电阻分量。 电压控制振荡器的输出通过衰减器保持在指定的电平。 电流供应单元执行电流沉降片的功能。 电压控制振荡器可以改变变容二极管的输入电压。
-
公开(公告)号：KR1020010045766A
公开(公告)日：2001-06-05
申请号：KR1019990049203
申请日：1999-11-08
Applicant: 한국전자통신연구원
IPC: G06F17/50
CPC classification number: H04N19/533 , G06T7/238 , G06T2200/28 , H04N19/43
Abstract: PURPOSE: An apparatus for estimating a motion is provided to reduce power consumption by embodying a control circuit with a state transition rate without a delay circuit added to a processing element, by maintaining a regular stream of data, and by simply embodying hardware. CONSTITUTION: A previous video value storage(701) stores a previous video value. A present video value storage(702) stores a present video value. A measuring unit(703) is a processing element block for calculating an absolute difference between the previous video value and the present video value. A step determination comparison unit(704) judges the minimum value of each processing element. A control unit(705) maintains a control current according to the judgment.
Abstract translation: 目的：提供一种用于估计运动的装置，通过实现具有状态转换速率的控制电路，通过维持常规的数据流，并且简单地体现硬件，将没有添加到处理元件的延迟电路，来降低功耗。 构成：先前的视频值存储（701）存储先前的视频值。 当前视频值存储（702）存储当前视频值。 测量单元（703）是用于计算先前视频值和当前视频值之间的绝对差的处理元件块。 步骤确定比较单元（704）判断每个处理单元的最小值。 控制单元（705）根据判断维持控制电流。
-
Patent Agency Ranking
公开(公告)号：KR1020000014911A
公开(公告)日：2000-03-15
申请号：KR1019980034556
申请日：1998-08-26
Applicant: 한국전자통신연구원
IPC: H03M13/23
CPC classification number: H03M7/46
Abstract: PURPOSE: An error detecting device of stream length decoding system is provided to improve the signal processing speed prominently. CONSTITUTION: The device comprises: a signal processing part(210) for transferring a run, level and block end signal and decoding a compressed video signal; a register(221-224) for temporarily storing the run signal output and the block end signal from the signal processing part; a first and a second selection signal generating part(230, 250) for generating a first and second selection signal from the block end signal transferred through the register; a first and a second selecting part(240, 260) for selectively outputting either the run signal or the ground signal transferred from the register depending on the first and second selection signal; a reference value generating part(270) for generating a reference value from the output signal of the first selecting part; an accumulator(280) for adding an output signal of the second selecting part to an output signal of a register(291); and an error detecting part(292) for comparing the reference value and the output signal of the register(291) and detecting an error of the video data decoded by the signal processing part.
Abstract translation: 目的：提供流长度解码系统的误差检测装置，显着提高信号处理速度。 构成：该装置包括：信号处理部（210），用于传送运行，电平和块结束信号并对压缩视频信号进行解码; 用于临时存储来自信号处理部分的运行信号输出和块结束信号的寄存器（221-224）; 第一和第二选择信号产生部分，用于从通过寄存器传送的块结束信号产生第一和第二选择信号; 第一和第二选择部分（240,260），用于根据第一和第二选择信号选择性地输出从寄存器传送的运行信号或接地信号; 基准值生成部（270），用于从第一选择部的输出信号生成基准值; 累加器（280），用于将所述第二选择部分的输出信号加到寄存器（291）的输出信号上; 以及用于比较寄存器（291）的参考值和输出信号并检测由信号处理部分解码的视频数据的误差的差错检测部分（292）。
-
公开(公告)号：KR1019990052178A
公开(公告)日：1999-07-05
申请号：KR1019970071627
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: G11C8/04
Abstract: 본 발명은 VLSI에 있어서의 글로벌 인터커넥션에서의 전력소모 문제를 해결하기 위하여, 글로벌 버스 라인에서의 전력 소비 절감 방법 중, 라인의 시그널 트랜지션 동작의 빈도를 줄이는 데이터 바이패스회로에 관한 것으로, 이와같은 본 발명은 버스라인에서의 시그널 트랜지션 동작 횟수를 감소시켜 글로벌 버스라인에서의 전력소비를 줄일 수 있고, 마이크로 프로세서에서 nop 명령어 수행 혹은 레지스터와 레지스터 사이의 데이터 전송 등과 같은 non-effective 동작의 경우, ALU회로 대신 데이터 바이패싱 유닛을 사용하여 ALU소비전력의 1/2 정도만으로 구현할 수 있고, 또한 데이터 분산의 효과도 얻을 수 있으므로 소모전력 절감에 효과적인 기술이다.
-
公开(公告)号：KR100205060B1
公开(公告)日：1999-06-15
申请号：KR1019960064203
申请日：1996-12-11
Applicant: 한국전자통신연구원
IPC: H04B1/06
Abstract: 본 발명은 이동통신용, 개인통신용 등에 유용하게 적용하고 있는 보코더 기법중 하나인 CELP부호화에 관한 것으로서, 본 발명에서 제공하는 정규 펄스 여기 방식을 이용한 CELP 보커더의 피치 검색 방법은 입력 음성 신호를 포만트 필터에 통과시켜 잔여신호를 생성시키는 제1단계와, 상기 제1단계에서 생성된 잔여 신호를 인식 가경화 필터를 통과시키는 제2단계와 상기 제2단계의 결과 신호를 데시메이션시켜 다수의 잔여 신호를 그룹화하는 제3단계와, 상기 제3단계에서 생성된 다수의 잔여 신호 그룹 중 최적으로 데시메이션된 잔여 신호 그룹을 표본값으로 선택하는 제4단계와, 피치 지연값을 일정간격으로 증가시키면서, 상기 제4단계에서 선택된 표본값에 대해 합성 음성을 구한후 상기 제1단계에서 입력된 음성 신호와의 오차를 구하는 제5단계와, 상� �� 제5단계 결과 오차가 가장적은 때의 피치 지연과 피치 이득을 선택하는 제6단계로 구성되어 피치 검색시간을 약 48%정도로 줄일 수 있으므로, 처리 속도가 낮은 저가의 DSP칩으로도 CELP 보커더의 실시간 구현을 할 수 있으며, 휴대용 보커더의 사용시간을 연장시킬 수 있게 되어, 상품의 대외 경쟁력을 높일 수 있다는 장점이 있다.
-
公开(公告)号：KR1019980045951A
公开(公告)日：1998-09-15
申请号：KR1019960064203
申请日：1996-12-11
Applicant: 한국전자통신연구원
IPC: H04B1/06
Abstract: 본 발명은 이동통신용, 개인통신용 등에 유용하게 적용하고 있고 보코더 기법중 하나인 CELP부호화에 관한 것으로서, 본 발명에서 제공되는 정규 펄스 여기 방식을 이용한 CELP 보코더의 피치 검색 방법은 입력 음성 신호를 포만트 필터에 통과시켜 잔여신호를 생성시키는 제1단계와, 상기 제1단계에서 생성된 잔여 신호를 인식 가중화 필터를 통과시키는 제2단계와, 상기 제2단계의 결과 신호를 데시메이션시켜 다수의 잔여 신호를 그룹화 하는 제3단계와, 상기 제3단계에서 생성된 다수의 잔여 신호 그룹 중 최적으로 데시메이션된 잔여 신호 그룹으로 표본값으로 선택하는 제4단계와, 피치 지연값을 일정간격을 증가시키면서, 상기 제4단계에서 선택된 표본값에 대해 합성 음성을 구한후 상기 제1단계에서 입력된 음성 신호와의 오차를 구하는 제5단계와, � �기 제5단계 결과 오차가 가장적은 때의 피치 지연과 피치 이득을 선택하는 제6단계로 구성되어 피치 검색시간을 약 48%정도로 줄일 수 있으므로, 처리 속도가 낮은 저가의 DSP칩으로도 CELP 보코더의 실시간 구현을 할 수 있으며, 휴대용 보코더의 사용시간을 연장시킬 수 있게 되어, 상품의 대외 경쟁력을 높일 수 있다는 장점이 있다.
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.031 seconds)
