公开(公告)号：FR2569324B1

公开(公告)日：1986-11-14

申请号：FR8412915

申请日：1984-08-17

Applicant: CIT ALCATEL

Inventor： SURIE SERGE

IPC: H04J3/06 ,  H04L7/08 ,  H04L11/16

公开(公告)号：FR2569324A1

公开(公告)日：1986-02-21

申请号：FR8412915

申请日：1984-08-17

Applicant: CIT ALCATEL

Inventor： SURIE SERGE

IPC: H04J3/06 ,  H04L7/08 ,  H04L11/16

Abstract: This method consists in using a frame locking word decoder 24 connected to the outputs of a shift register 21, 22 which receives at the input 1 the received data train and which has its rate controlled by a clock signal from a selection of the periods of the data train rate signal reproducing a periodic pattern formed by relative positions of bits over the duration of a frame, at least some of which are distributed in accordance with the distribution of the bits of a locking word in a frame and which form groups of the same size regularly distributed over the duration of a frame. This clock signal is generated in the device represented by a divider by twenty or twenty-one 23 which makes the periodic phase jump of the value of a data train rate period as long as the locking word is not recognised by the decoder. The shift register is made in two parallel parts 21, 22 which are regulated by the phase-shifted versions of the clock signal, the part 22 ensuring the parallel updating of the part 21 at each phase jump of the clock signal.

公开(公告)号：FR2556153A2

公开(公告)日：1985-06-07

申请号：FR8319211

申请日：1983-12-01

Applicant: CIT ALCATEL

Inventor： SURIE SERGE ,  MARCEL FRANCOIS

IPC: H04L7/033 ,  H04L25/49 ,  H04L7/02 ,  H04L25/38

Abstract: This circuit is an enhancement of that described in the main patent. Like the latter, it includes a transition selection circuit 20 choosing, from the transitions of the baseband-substituted signal, the transitions separated from those which precede them by a time interval substantially equal to the duration T of a symbol and a time base 10 synchronised by the transition selection circuit 20. There is furthermore provision for a disabling circuit 40 blocking the transition selection circuit 20 upon certain false configurations due to the impairment, by the transmission means, of the shortest T/4 mode pulses whose presence is not revealed in the signal received except by inflections of curvature.

公开(公告)号：FR2485842A1

公开(公告)日：1981-12-31

申请号：FR8014532

申请日：1980-06-30

Applicant: CIT ALCATEL

Inventor： SURIE SERGE ,  DELRUE CLAUDE

IPC: H04B1/58 ,  H04B3/23 ,  H04L5/14 ,  H04B3/03

Abstract: The system separates transmission and reception routes of information transmitted in duplex integral using a two wire link. The circuit uses a two-four wire junction circuit and an echo suppressor connected in a branch circuit between the transmission and reception lines on the four-wire side of the junction circuit. The junction circuit comprises an adjustable equilibrium circuit formed by a passive RC network and a slave circuit.

公开(公告)号：DE3572277D1

公开(公告)日：1989-09-14

申请号：DE3572277

申请日：1985-08-13

Applicant: CIT ALCATEL

Inventor： SURIE SERGE

IPC: H04J3/06

公开(公告)号：DE3378946D1

公开(公告)日：1989-02-16

申请号：DE3378946

申请日：1983-11-17

Applicant: CIT ALCATEL

Inventor： LEVY MICHEL ,  SURIE SERGE

IPC: H04L25/49

Abstract: In a QPSK system using one cycle of a squared-off sinusoid per Baud period to represent the data dibits, the following are disclosed: (1) a direct detection circuit using samples taken only during the second and third quarters of the Baud period; (2) timing recovery by recognition of the opposite polarity of any QPSK signal compared to a half-Baud-delayed version of itself; and (3) an encoding scheme wherein only one of the two dibits is differentially encoded.

公开(公告)号：CA1240061A

公开(公告)日：1988-08-02

申请号：CA488844

申请日：1985-08-16

Applicant: CIT ALCATEL

Inventor： SURIE SERGE

IPC: H04J3/06 ,  H04L7/08 ,  H04L11/16

Abstract: : Dispositifs de synchronisation de trame. Les dispositifs utilisent un décodeur de mots de verrouillage trame (24) connecté aux sorties d'un registre à décalage (21, 22) qui reçoit en entrée (1) le train des données reçues et qui est cadencé par un signal d'horloge engendré à partir d'une sélection des périodes du signal de rythme du train de données reproduisant un motif périodique formé par des emplacements relatifs de bits sur la durée d'une trame dont au moins certains sont distribués conformément à la répartition des bits d'un mot de verrouillage dans une trame et qui forment des groupes de même importance régulièrement répartis sur la durée d'une trame. Ce signal d'horloge est engendré dans le dispositif représenté par un diviseur par vingt ou vingt et un (23) qui l'affecte de saut de phase périodique de la valeur d'une période de rythme du train de données tant que le mot de verrouillage n'est pas reconnu par le décodeur. Le registre à décalage est réalisé en deux parties parallèles (21, 22) rythmées par des versions déphasées du signal d'horloge, la partie (22) assurant la mise à jour parallèle de la partie (21) à chaque saut de phase du signal d'horloge. FIGURE A PUBLIER : Fig. 2

公开(公告)号：DK373485A

公开(公告)日：1986-02-18

申请号：DK373485

申请日：1985-08-16

Applicant: CIT ALCATEL

Inventor： SURIE SERGE

IPC: H04J3/06 ,  H04L

公开(公告)号：CA1191561A

公开(公告)日：1985-08-06

申请号：CA441694

申请日：1983-11-22

Applicant: CIT ALCATEL

Inventor： LEVY MICHEL ,  SURIE SERGE

IPC: H04L25/49 ,  H04L11/00

Abstract: L'équipement de transmission synchrone de données reçoit les données sous forme d'informations binaires et les assemble par groupes successifs de deux qu'il transmet l'un après l'autre au cours d'intervalles de temps égaux et successifs de durée T dits temps Baud au moyen d'éléments de signal occupant chacun en temps Baud et pouvant prendre une parmi quatre formes possibles définies par les fonctions : Il comporte en réception un circuit de détection directe avec des bascules assurant l'échantillonnage des éléments de signal au cours des deuxième et troisième quarts de temps Baud et un circuit logique assurant la reconnaissance des formes des éléments de signal. Un circuit de récupération de rythme Baud de l'équipement de transmission procède à partir d'une comparaison de deux versions des éléments de signal reçus retardées l'une par rapport à l'autre d'un délai égal à un demi temps Baud.

公开(公告)号：FR2542535A1

公开(公告)日：1984-09-14

申请号：FR8304039

申请日：1983-03-11

Applicant: CIT ALCATEL

Inventor： SURIE SERGE

IPC: H04L25/48 ,  H04L25/49 ,  H04L25/38

Abstract: The present invention relates to a method of synchronous data transmission in which the data are transmitted in successive groups of two items of binary information during equal and successive time intervals termed Baud intervals by means of a transmission signal which is constructed, in base band, from a succession of signal elements taking one of the four possible forms for a rectangular clock signal with the Baud frequency according as it is out of phase by 0, pi /2, pi , 3 pi /2 with respect to the Baud intervals. According to this method, only a single transition out of three consecutive transitions spaced apart from one another by a quarter of a Baud interval are allowed to remain in the succession of signal elements, the choice of the remaining transition being determined as a function of the siting of the sequence, isolated or within a group of two or three and more separated from one another by a Baud interval and culminating in the wave forms represented by b, c, d, f, g in the figure. This facilitates recovery of the timing and reduces the width of the power spectrum. The invention also relates to a transmission system for implementing the method.