-
公开(公告)号：FR2931007A1
公开(公告)日：2009-11-13
申请号：FR0803978
申请日：2008-07-11
Applicant: COMMISSARIAT ENERGIE ATOMIQUE
Inventor： VAUFREY DAVID , BILLOINT OLIVIER
IPC: G09G3/32
Abstract: Le procédé de contrôle comporte l'application d'une tension aux bornes de la diode pendant une durée d'alimentation (ton) inférieure à une période de rafraîchissement (Tr) prédéterminée comportant une période de repos (toff). Une tension négative est appliquée aux bornes de la diode pendant au moins une partie de la période de repos (toff).
-
公开(公告)号：FR2900296A1
公开(公告)日：2007-10-26
申请号：FR0651369
申请日：2006-04-19
Applicant: COMMISSARIAT ENERGIE ATOMIQUE
Inventor： MOULIN CELINE , BILLOINT OLIVIER
Abstract: L'invention concerne un procédé de démultiplexage d'au moins un signal multiplexé temporellement (10) dans un signal porteur (20), comportant au moins les étapes de :- stockage d'un k-ième échantillon (10a) du signal multiplexé (10),- mémorisation du k-ième échantillon (10a) pendant au moins une période k du signal porteur (20), et- restitution, pendant une période k+1 du signal porteur (20), dudit k-ième échantillon (10a) du signal multiplexé (10), simultanément au stockage d'un (k+1)-ième échantillon (10b) du signal multiplexé (10), k étant un nombre entier positif non nul.
-
公开(公告)号：FR3147658B1
公开(公告)日：2025-02-21
申请号：FR2303426
申请日：2023-04-06
Applicant: COMMISSARIAT ENERGIE ATOMIQUE
Inventor： BARBOT JUSTINE , BILLOINT OLIVIER , COIGNUS JEAN , GRENOUILLET LAURENT , TRIOZON FRANÇOIS
IPC: G11C11/22 , G11C7/02 , G11C11/401 , G11C11/41
Abstract: Circuit mémoire La présente description concerne un circuit mémoire comprenant une pluralité de cellules élémentaires comportant chacune un élément résistif de résistance variable, ledit élément comprenant des première et deuxième électrodes séparées par une couche d’un matériau ferroélectrique, et un circuit de commande configuré pour mettre en œuvre des opérations de lecture (303-1, 303-2, 303-p) et/ou des opérations d’écriture (301-1, 301-2, 301-n), le circuit de commande étant en outre configuré pour, après chaque opération d’écriture d’une cellule élémentaire et avant l’opération d’écriture suivante de ladite cellule élémentaire, appliquer à la cellule une séquence de rafraîchissement (305-1, 305-2, 305-n) comprenant l’application, entre les première et deuxième électrodes de l’élément résistif de la cellule, d’une succession d’impulsions de tension (V) de polarités alternées. Figure pour l’abrégé : Fig. 3
-
公开(公告)号：FR3140198A1
公开(公告)日：2024-03-29
申请号：FR2209851
申请日：2022-09-28
Applicant: COMMISSARIAT ENERGIE ATOMIQUE
Inventor： BILLOINT OLIVIER , GRENOUILLET LAURENT
Abstract: L’invention a pour objet circuit de stockage de données comprenant : une matrice de cellules mémoire telle que chaque cellule mémoire comprend :un circuit de lecture associé à au moins une cellule mémoire, comprenantun étage amplificateur à transimpédance capacitive configuré pour lire une donnée stockée dans une cellule mémoire; ledit étage amplificateur à transimpédance capacitive comprenant : un amplificateur opérationnel ; une impédance capacitive de rétroaction montée entre la sortie et la première entrée de l’amplificateur opérationnel.un circuit séquenceur configuré pour, suite à la lecture d’une donnée correspondant au second état logique, appliquer un signal de contrôle sur le premier nœud d’entrée/sortie ayant une amplitude inférieure au premier signal de référence et maintenir le transistor de sélection à un état passant de sorte à remettre, dans le composant élémentaire de stockage sélectionnée, un niveau de charges correspondant au second état logique. Figure pour l’abrégé : Fig.2
-
公开(公告)号：FR3028637A1
公开(公告)日：2016-05-20
申请号：FR1460962
申请日：2014-11-13
Applicant: COMMISSARIAT ENERGIE ATOMIQUE
Inventor： SARHAN HOSSAM , BILLOINT OLIVIER , CLERMIDY FABIEN , THURIES SEBASTIEN
Abstract: L'invention concerne un procédé de conception de circuits 3D mis en oeuvre par un dispositif de traitement impliquant un partitionnement d'une représentation de circuit 2D en deux ou plusieurs niveaux, la représentation de circuit 2D définissant des éléments de circuit interconnectés par des fils d'interconnexion pondérés chacun sur la base d'au moins un élément parmi sa longueur, son délai de propagation et son niveau de priorité, la représentation de circuit 2D formant initialement un premier niveau, le partitionnement impliquant : a) sélectionner un premier fil, interconnectant au moins des premier et deuxième éléments de circuit dans le premier niveau, qui a un poids supérieur à un premier seuil (WTH1) ; b) déplacer l'un des premier et deuxième éléments de circuit connectés par le fil sélectionné vers un autre niveau de la représentation de circuit 3D et remplacer le fil d'interconnexion par un via de connexion entre le premier et l'autre niveau ; et c) répéter a) et b) pour un ou plusieurs autres fils d'interconnexion du premier niveau.
-
Patent Agency Ranking
公开(公告)号：FR2931296A1
公开(公告)日：2009-11-20
申请号：FR0802584
申请日：2008-05-13
Applicant: COMMISSARIAT ENERGIE ATOMIQUE
Inventor： HAAS GUNTHER , VAUFREY DAVID , BILLOINT OLIVIER
Abstract: Un pixel à coordonnée chromatique variable, comporte une pluralité de sous-pixels de couleur constitués d'un émetteur de lumière et d'un filtre coloré. Les émetteurs de lumière sont identiques et ont un spectre d'émission modulable en fonction de leur tension et/ou de leur courant d'alimentation. Le circuit de contrôle du pixel alimente chaque sous-pixel de couleur avec une tension (VR) et/ou un courant d'alimentation fonction de la couleur du sous-pixel pour que son spectre d'émission se rapproche du spectre de transmission du filtre coloré associé. Des moyens de contrôle (T3, RL) permettent de modifier la durée d'application de la tension et/ou du courant d'alimentation en fonction de la couleur du sous-pixel pour obtenir une luminance moyenne prédéterminée pendant une période prédéterminée.
-
17.发明专利
公开(公告)号：FR2907261A1
公开(公告)日：2008-04-18
申请号：FR0654235
申请日：2006-10-12
Applicant: COMMISSARIAT ENERGIE ATOMIQUE
Inventor： ROSTAING JEAN PIERRE , BILLOINT OLIVIER , OUVRIER BUFFET PATRICE , VILLARD PATRICK
IPC: H01L27/146 , H01L23/48
Abstract: L'invention concerne un circuit intégré (100), destiné à être assemblé à un détecteur (200) de rayonnement électromagnétique, le circuit intégré comprenant un dispositif de traitement de signaux issus du détecteur, le dispositif de traitement étant recouvert d'au moins une plaque conductrice (130) destinée à être placée entre ledit détecteur et ledit circuit intégré, ladite plaque conductrice comportant une ou plusieurs ouvertures (135) à travers lesquelles passent des éléments conducteurs permettant une connexion électrique entre le dispositif de traitement et le détecteur.
-
18.发明专利
公开(公告)号：FR2877733A1
公开(公告)日：2006-05-12
申请号：FR0411794
申请日：2004-11-05
Applicant: COMMISSARIAT ENERGIE ATOMIQUE
Inventor： ROSTAING JEAN PIERRE , BILLOINT OLIVIER , AUDEBERT PATRICK , GLASSER FRANCIS
Abstract: Le circuit de détection de particules comporte une pluralité de circuits élémentaires (E). Chaque circuit élémentaire (E) comporte un élément (1) détecteur de particules (P) connecté à un compteur (4) associé et un circuit de sommation (5) ayant une première entrée connectée à la sortie du compteur (4). Des circuits élémentaires (E), constituant chacun un sous-pixel, sont regroupés, par connexion en série de leurs circuits de sommation (5) pour former un pixel. La sortie du pixel, constituée par la sortie du circuit de sommation d'un dernier circuit élémentaire du pixel, fournit des signaux de comptage représentatifs du nombre de particules détectées par l'ensemble des circuits élémentaires du pixel. L'inhibition de certains circuits élémentaires du pixel, par mise à zéro sélective de la première entrée de leur circuit de sommation (5), peut permettre de ne compter que les particules détectées par certaines zones du pixel.
-
公开(公告)号：FR3120160A1
公开(公告)日：2022-08-26
申请号：FR2101763
申请日：2021-02-23
Applicant: COMMISSARIAT ENERGIE ATOMIQUE
Inventor： BILLOINT OLIVIER
Abstract: Ce procédé comporte les étapes : a) prévoir une première structure comportant successivement : - un premier substrat (1), comportant une première surface (10), - un premier étage (BT) de composants électroniques (C), formé à la seconde surface (11) du premier substrat (1), - un premier empilement, présentant un dernier niveau de métallisation (MN) électriquement connecté à la seconde surface (11) du premier substrat (1) ; b) prévoir une deuxième structure comportant : - un deuxième substrat (2), comprenant un trou d’interconnexion traversant (22), - un deuxième étage (TT) de composants électroniques (C) comprenant des composants de protection (3) agencés pour évacuer des charges électriques dans le deuxième substrat (2) ; c) assembler les première et deuxième structures de sorte que le trou d’interconnexion traversant (22) est électriquement connecté au dernier niveau de métallisation (MN) du premier empilement ; d) former un deuxième empilement sur le deuxième étage (TT), présentant un premier niveau de métallisation (M1) électriquement connecté au trou d’interconnexion traversant (22) et à la première surface (20) du deuxième substrat (2). Figure 3
-
公开(公告)号：FR3082638A1
公开(公告)日：2019-12-20
申请号：FR1855326
申请日：2018-06-18
Applicant: COMMISSARIAT ENERGIE ATOMIQUE
Inventor： THURIES SEBASTIEN , BILLOINT OLIVIER , LATTARD DIDIER , VIVET PASCAL
IPC: G06F17/50
Abstract: L'invention concerne un procédé de conception de circuit 3D comprenant : fournir des fichiers de conception de circuit (410) représentant une conception de circuit 3D comprenant un ou plusieurs macros comportant chacun une propriété permettant que d'autres éléments de circuit lui soient superposés ; réaliser, par l'outil de conception de circuit (402, 404), un placement et un routage comprenant au moins partiellement la superposition d'une ou plusieurs cellules logiques sur lesdits un ou plusieurs macros et le routage de connexions entre lesdites une ou plusieurs cellules logiques et des plots d'interconnexion 3D définis sur des faces desdits un ou plusieurs macros ; et générer un tracé de circuit 3D final en extrayant, à partir du tracé de circuit 3D, un premier tracé de circuit d'un premier niveau comprenant lesdites une ou plusieurs cellules logiques et un deuxième tracé de circuit d'un deuxième niveau comprenant lesdits un ou plusieurs macros.
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.023 seconds)
