公开(公告)号：FR3082638B1

公开(公告)日：2021-07-02

申请号：FR1855326

申请日：2018-06-18

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： THURIES SEBASTIEN ,  BILLOINT OLIVIER ,  LATTARD DIDIER ,  VIVET PASCAL

Abstract: L'invention concerne un procédé de conception de circuit 3D comprenant : fournir des fichiers de conception de circuit (410) représentant une conception de circuit 3D comprenant un ou plusieurs macros comportant chacun une propriété permettant que d'autres éléments de circuit lui soient superposés ; réaliser, par l'outil de conception de circuit (402, 404), un placement et un routage comprenant au moins partiellement la superposition d'une ou plusieurs cellules logiques sur lesdits un ou plusieurs macros et le routage de connexions entre lesdites une ou plusieurs cellules logiques et des plots d'interconnexion 3D définis sur des faces desdits un ou plusieurs macros ; et générer un tracé de circuit 3D final en extrayant, à partir du tracé de circuit 3D, un premier tracé de circuit d'un premier niveau comprenant lesdites une ou plusieurs cellules logiques et un deuxième tracé de circuit d'un deuxième niveau comprenant lesdits un ou plusieurs macros.

公开(公告)号：FR3055441A1

公开(公告)日：2018-03-02

申请号：FR1658065

申请日：2016-08-31

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BILLOINT OLIVIER ,  SARHAN HOSSAM ,  THURIES SEBASTIEN

IPC: G06F17/50

Abstract: L'invention concerne un procédé de génération d'une topologie de circuit 3D sur la base d'une conception de circuit 2D, comprenant : réaliser une opération de placement et routage sur la conception de circuit 2D pour générer une topologie de circuit 2D comprenant N rangées de cellules standard, où N est égal à au moins quatre ; affecter chaque rangée à l'un d'un premier et d'un deuxième niveau de la topologie de circuit 3D, une ou plusieurs premières rangées des N rangées étant affectées au premier niveau et une ou plusieurs deuxièmes rangées des N rangées étant affectées au deuxième niveau ; repositionner chacune desdites une ou plusieurs deuxièmes rangées de façon à ce qu'elles soient superposées à une rangée correspondante desdites une ou plusieurs premières rangées pour générer une pluralité de rangées empilées formant la topologie de circuit 3D ; et repositionner les rangées empilées de façon à retirer des zones vides créées par le repositionnement des deuxièmes rangées.

公开(公告)号：FR2907261B1

公开(公告)日：2009-01-30

申请号：FR0654235

申请日：2006-10-12

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： ROSTAING JEAN PIERRE ,  BILLOINT OLIVIER ,  OUVRIER BUFFET PATRICE ,  VILLARD PATRICK

IPC: H01L27/146 ,  H01L23/48

Abstract: An integrated circuit intended to be assembled with an electromagnetic radiation detector, the integrated circuit comprising a device for processing signals stemming from the detector, the processing device being covered with at least one conductive plate for protection against electromagnetic radiation, intended to be placed between said detector and said integrated circuit, said conductive plate including one or more apertures letting through conductive elements providing an electrical connection between the processing device and the detector.

公开(公告)号：FR3051071A1

公开(公告)日：2017-11-10

申请号：FR1654040

申请日：2016-05-04

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BROCARD MELANIE ,  BILLOINT OLIVIER

IPC: H01L27/02 ,  G06F17/50 ,  H01L21/768 ,  H01L21/77 ,  H01L23/48

Abstract: L'invention concerne une cellule standard 3D comprenant : un premier niveau (T1) comprenant des premier et deuxième rails de tension (420, 418) et un ou plusieurs transistors (412) d'un premier type de conductivité couplés au moins au premier rail de tension (420) ; un deuxième niveau (T2) comprenant des troisième et quatrième rails de tension (416, 414) et un ou plusieurs transistors (406) d'un deuxième type de conductivité couplés au quatrième rail de tension (414), le deuxième niveau (T2) étant disposé au-dessus du premier niveau (T1) de telle sorte que le troisième rail de tension (416) est superposé au moins partiellement au premier rail de tension (420) ; et un ou plusieurs vias 3D s'étendant entre les premier et deuxième niveaux (T1, T2) et interconnectant les premier et troisième rails de tension (420, 416)

公开(公告)号：FR3068798B1

公开(公告)日：2021-12-31

申请号：FR1756352

申请日：2017-07-05

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BERHAULT GUILLAUME ,  BILLOINT OLIVIER ,  THURIES SEBASTIEN

Abstract: L'invention concerne un procédé de génération, par un dispositif informatique, d'un agencement de circuit 3D sur la base d'un agencement de circuit 2D, le procédé comprenant : affecter des cellules d'un premier et d'un deuxième groupe de cellules de circuit de l'agencement de circuit 2D à des premier et deuxième niveaux de l'agencement de circuit 3D, l'affectation de chaque cellule de circuit des premier et deuxième groupes étant réalisée en sélectionnant, entre au moins une première rangée d'un premier niveau et au moins une deuxième rangée d'un deuxième niveau de l'agencement de circuit 3D, la rangée ayant l'espace disponible le plus grand, et en affectant la cellule de circuit à la rangée sélectionnée ; et transmettre l'agencement de circuit 3D à une usine de fabrication pour sa fabrication.

公开(公告)号：FR3068798A1

公开(公告)日：2019-01-11

申请号：FR1756352

申请日：2017-07-05

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BERHAULT GUILLAUME ,  BILLOINT OLIVIER ,  THURIES SEBASTIEN

IPC: G06F17/50

Abstract: L'invention concerne un procédé de génération, par un dispositif informatique, d'un agencement de circuit 3D sur la base d'un agencement de circuit 2D, le procédé comprenant : affecter des cellules d'un premier et d'un deuxième groupe de cellules de circuit de l'agencement de circuit 2D à des premier et deuxième niveaux de l'agencement de circuit 3D, l'affectation de chaque cellule de circuit des premier et deuxième groupes étant réalisée en sélectionnant, entre au moins une première rangée d'un premier niveau et au moins une deuxième rangée d'un deuxième niveau de l'agencement de circuit 3D, la rangée ayant l'espace disponible le plus grand, et en affectant la cellule de circuit à la rangée sélectionnée ; et transmettre l'agencement de circuit 3D à une usine de fabrication pour sa fabrication.

公开(公告)号：FR2931296B1

公开(公告)日：2013-04-26

申请号：FR0802584

申请日：2008-05-13

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： HAAS GUNTHER ,  VAUFREY DAVID ,  BILLOINT OLIVIER

IPC: H01L27/32 ,  G09G3/32 ,  G09G5/02

公开(公告)号：AT545016T

公开(公告)日：2012-02-15

申请号：AT09176303

申请日：2009-11-18

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BUCKLEY JULIEN ,  BILLOINT OLIVIER ,  DELAPIERRE GUILLAUME

IPC: G01N27/414

公开(公告)号：FR2938703B1

公开(公告)日：2011-04-22

申请号：FR0857893

申请日：2008-11-20

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BUCKLEY JULIEN ,  BILLOINT OLIVIER ,  DELAPIERRE GUILLAUME

IPC: H01L21/77 ,  C07K17/08 ,  C12Q1/68 ,  G01N33/544

公开(公告)号：FR2938703A1

公开(公告)日：2010-05-21

申请号：FR0857893

申请日：2008-11-20

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BUCKLEY JULIEN ,  BILLOINT OLIVIER ,  DELAPIERRE GUILLAUME

IPC: H01L21/77 ,  C07K17/08 ,  C12Q1/68 ,  G01N33/544

Abstract: Procédé de réalisation d'un dispositif microélectronique doté d'au moins un circuit de détection d'éléments biologiques comprenant des étapes de : a) réalisation, sur un substrat, d'une pluralité de transistors comprenant chacun au moins une grille (135, 136) formée d'au moins une couche à base d'au moins un matériau (134) de grille sur au moins une couche de diélectrique (132) de grille, ladite grille reposant sur une zone (104a, 104b) de canal, b) retrait, au moins partiel de la grille (135) respective d'un ou plusieurs transistors dits « transistors du premier type », parmi lesdits transistors, tandis que la grille (136) respective d'un ou plusieurs autres transistors, dits « transistors du deuxième type », parmi lesdits transistors, est protégée, c) fixation, sur une surface (S) desdits transistors du premier type située en regard de leur zone de canal, de récepteurs biologiques, aptes à recevoir un ou plusieurs éléments biologiques (Mr, Mr1, Mr2, Mr3).