EMPILEMENT 3D DE PUCES ELECTRONIQUES

    公开(公告)号:FR3078823A1

    公开(公告)日:2019-09-13

    申请号:FR1852110

    申请日:2018-03-12

    Inventor: LATTARD DIDIER

    Abstract: L'invention concerne un empilement 3D comprenant : - une première puce présentant des premiers plots d'interconnexion de section rectangulaire, les premiers plots d'interconnexion présentant un premier pas de répétition dans une première direction et un deuxième pas de répétition dans une deuxième direction perpendiculaire à la première direction ; - une deuxième puce présentant des deuxièmes plots d'interconnexion, les deuxièmes plots d'interconnexion présentant un troisième pas de répétition dans la première direction et un quatrième pas de répétition dans la deuxième direction, au moins une partie des deuxièmes plots d'interconnexion étant en contact avec les premiers plots d'interconnexion pour coupler électriquement les première et deuxième puces ; et dans lequel : - les premiers plots d'interconnexion présentent une première dimension dans la première direction égale à m fois le troisième pas de répétition et une deuxième dimension dans la deuxième direction égale à n fois le quatrième pas de répétition ; - les premiers plots d'interconnexion sont séparés deux à deux dans la première direction d'une première distance égale à q fois le troisième pas de répétition ; - les premiers plots d'interconnexion appartenant sont séparés deux à deux dans la deuxième direction d'une deuxième distance égale à r fois le quatrième pas de répétition, où m, n, q et r sont des entiers naturels non nuls ; - les deuxièmes plots d'interconnexion sont interconnectés en une pluralité de groupes, chaque groupe comprenant un nombre N de deuxièmes plots d'interconnexion interconnectés tel que : N = (m + q)(n + r), chaque groupe étant connecté électriquement à un premier plot d'interconnexion par au moins un des deuxièmes plots d'interconnexion du groupe.

    5.
    发明专利
    未知

    公开(公告)号:FR2804560B1

    公开(公告)日:2006-08-04

    申请号:FR0001184

    申请日:2000-01-31

    Abstract: CDMA radio-communications procedure with access codes and pertinent receiver. According to the invention, the access is performed through some access codes or some correlators. The receiver also includes some means for correcting the interference arising between the access codes and the traffic codes. These means may be formed by a high-pass filter. Application for radio-communications, especially in satellite telephony, etc . . .

    7.
    发明专利
    未知

    公开(公告)号:DE60008446D1

    公开(公告)日:2004-04-01

    申请号:DE60008446

    申请日:2000-03-30

    Abstract: The digital spread spectrum receiver module receives orthogonal modulations on a first input (61) to process. There are switches (45) commanded by a channel providing selection (44). The selection has a second output (44s) finding a maximum amplitude for selection, and so that several receiver modules can be cascaded. The selection is carried out using a second input (E2) connected to the selection input and providing a number of filtered alternative channels. A third input (E3) , and fourth input (E4) are connected to a method (46) of finding the channel spread code.

    8.
    发明专利
    未知

    公开(公告)号:DE69902942T2

    公开(公告)日:2003-05-28

    申请号:DE69902942

    申请日:1999-11-08

    Abstract: This invention relates to parallel architecture digital filter and signal receiver with spectrum spreading using such a filter, the filter may have p shift registers (Rp, Ri) with means for calculating a weighted sum of stored samples in the registers, p weighted sums (Skp, Ski) may be obtained and recombined with number p being, for example, equal to 2.

    10.
    发明专利
    未知

    公开(公告)号:FR2819126A1

    公开(公告)日:2002-07-05

    申请号:FR0017286

    申请日:2000-12-29

    Abstract: The invention concerns a transmission/reception digital circuit (1) designed to be mounted on at least a source and on at least a concentrator exchanging binary symbols with said sources, said circuit (1) comprising a transmitter (2) for transmitting said binary symbols and a receiver (4) for receiving symbols transmitted by a source. Said circuit (1) is characterised in that the transmitter (2) comprises a first module (20) designed to generate at least a binary code for spectral spread of symbols to be transmitted and a second module (22) designed to generate at least an internal clock signal to synchronise the reception of the symbols transmitted by a source, and said receiver comprises means (46, 48) for detecting new transmission sources and means (49) for generating synchronisation signals and power control signals corresponding to each detected new source.

Patent Agency Ranking