公开(公告)号：DE112019000437B4

公开(公告)日：2022-10-20

申请号：DE112019000437

申请日：2019-04-01

Applicant: IBM

Inventor： KIM SEYOUNG ,  GOKMEN TAYFUN

IPC: G06N3/08 ,  G06N3/04 ,  G06N3/063

Abstract: Einheit einer resistiven Verarbeitungseinheit (RPU), aufweisend:eine Gewichtungsaktualisierungs-Akkumulationsschaltung mit einem ersten Eingang, der mit einer Aktualisierungszeilen-Steuerleitung verbunden ist, und mit einem zweiten Eingang, der mit einer Aktualisierungsspalten-Steuerleitung verbunden ist;eine Gewichtungsaktualisierungs-Steuerschaltung, die mit einem Ausgang der Gewichtungsaktualisierungs-Akkumulationsschaltung verbunden ist; undeine einstellbare resistive Einheit, die an die Gewichtungsaktualisierungs-Steuerschaltung gekoppelt ist und mit einer Lesezeilen-Steuerleitung und einer Lesespalten- Steuerleitung verbunden ist;wobei die Gewichtungsaktualisierungs-Akkumulationsschaltung konfiguriert ist, um (i) einen Gewichtungsaktualisierungs-Akkumulationswert hijzu verwalten und den Gewichtungsaktualisierungs-Akkumulationswert hijdurch eine Einheit eines Aktualisierungswerts Δh in Reaktion auf jede erkannte Übereinstimmung von stochastischen Bitströmen von Eingangsvektoren anzupassen, die an die Aktualisierungszeilen- und Aktualisierungsspalten-Steuerleitungen angelegt werden, und (ii) ein Gewichtungsaktualisierungs-Steuersignal an die Gewichtungsaktualisierungs-Steuerschaltung in Reaktion auf den akkumulierten Gewichtungswert hijauszugeben, der einen vordefinierten Schwellenwert erreicht; undwobei die Gewichtungsaktualisierungs-Steuerschaltung konfiguriert ist, um einen Leitfähigkeitspegel der einstellbaren resistiven Einheit durch eine Einheit eines Leitfähigkeitswerts Δg in Reaktion auf das Gewichtungsaktualisierungs-Steuersignal anzupassen, das von der Gewichtungsaktualisierungs-Akkumulationsschaltung ausgegeben wird, wobei die eine Einheit des Leitfähigkeitswerts Δg einer Einheit eines Gewichtungswerts Δw der RPU-Einheit entspricht.

公开(公告)号：AU2021254857A1

公开(公告)日：2022-08-04

申请号：AU2021254857

申请日：2021-03-01

Applicant: IBM

Inventor： KIM SEYOUNG ,  KANG MINGU ,  KIM KYU-HYOUN ,  WOO SEONGHOON

IPC: G11C27/02 ,  H03M1/66

Abstract: A differential mixed-signal logic processor is provided.The differential mixed-signal logic processor includes a plurality of mixed-signal multiplier branches for multiplication of an analog value A and a N-bit digital value B.Each of plurality of mixed-signal multiplier branches include a first capacitor connected across a second capacitor and a third capacitor to provide a differential output across the second and third capacitors.A capacitance of the first capacitor is equal to half a capacitance of the second and third capacitors.